数字式电容测试仪设计(共6页)

1、数字式电容测试仪设计数字式电容测试仪设计 摘要：由于单稳态触发器的脉冲宽度 tw 与电容 C 成正比，把电容 C 转换成脉冲宽度为 tw的 矩形脉冲，然后将其作为闸门信号控制计数器计标准频率脉冲的个数，并送锁存译码显示系统就可测得电容的数值。时钟脉冲可由 555 构成的多谐振荡器提供。如果时钟脉冲的各参数合适，数码管显示的数字 N 便是待测电容 Cx的值。 本文介绍了根据单稳态触发器测量电容值，利用闸门信号控制计算机频率脉冲的个数，锁存译码显示系统就可测得电容的数值。Simple digital capacitance testerABSTRACT: Due to the pulse widt

2、h of monostable trigger tw is proportional to the capacitance C, the capacitance C is converted into pulse width for tw rectangular pulse, and then use it as a gate signal control counter meter standard frequency pulse number, and send latch - decoding - display system can be measured, the value of

3、capacitance. Clock pulse multivibrator composed of 555 available. If the parameters of the clock pulse, the digital tube display digital is to measure the value of the capacitor Cx N.KEY WORDS: Standard capacitance tester, gate signal ,frequency pulse multivibrator 555 ,74160, monostable oscillator

4、counter 简易数字式电容测试仪设计1 设计要求 数字式电容测量仪的作用是以十进制数码的方式来显示被测电容的值，从而判断电容器质量的优劣及电容参数。由给出的指标设计，它的设计要点可分为俩部分：一部分是LED 显示，另一部分就是要将 Cx值进行转换。2 确定原始系统2.1 选择结构参数 把电容量通过电路转换成电压量，然后把电压量经模数转换成数字量进行显示。可由 555 集成定时器构成单稳态触发器、多谐振荡器等电路，当单稳态触发器输出电压的脉宽为：tw=RC31.1RC。从式中可以看出，当 R 固定时，改变电容 C 则输出脉宽tw 跟着改变，由 tw 的宽度就可以求出电容的大小。把单稳态触发器

5、的输出电压 Vo 取平均值，由于电容量的不同，tw 的宽度也不同，则 Vo 的平均值也不同，由 Vo 的平均值大小可以得到电容 C 的大小。如果把平均值送到 AD 转换器，经显示器显示的数据就是电容的大小。但是我们对 AD 转换器的掌握程度还不够充分，设计有一些困难。3方案的选择像测量 R 一样，测量电容 C 的最经典方法是电桥法，如图 1 所示。只是电容 C 要用交流电桥测量。电桥的平衡条件是： Z1*Zn*expj（1+n） =Z2*Zx*expj（2+x）图（1）3 3 方案论证方案论证（1 1）设计总体框图）设计总体框图（2）555 定时器555 电路符号如图 3 所示，如图 4 为

6、555 等效功能框图中包含两个 COMS 电压比较器 C1和C2，一个 RS 触发器，一个反相器，一个 P 沟道 MOS 场效应管构成的放电开关 SW，三个组织相等的分压电阻网络，以及输出缓冲级。三个电阻组成的分压网络为上比较器 C1和下比较器 C2，它们分别提供 2Vcc3 和 Vcc3 的偏置电压。8436215uO555uI2uI6UCCRD7(3) 555 定时器输出与输入的关系也可用功能表来描述，如表所示RdUi6Ui2U0T 的工作状态00导通12Vcc3Vcc31截止12Vcc3Vcc3 不变 不变 12Vcc3Vcc30导通由上表可知：2.2.1 当输入电压 Ui62Vcc3

7、时，Ui2从 Vcc3 变化到 Vcc3 时，电压比较器C1反相输入端的输入电压小于参考电压，电压比较器 C1的输出电压为高电平信号“1”， RS 触发器处在保持的状态，保持 Ui62Vcc3，Ui2Vcc3 时的输出状态，输出电压 U0等于 1。2.2.2 当输入电压 Ui2Vcc3 时，Ui6从 2Vcc3 变化到 2Vcc3 时，电压比较器C2同相输入端的输入电压大于参考电压，电压比较器 C2的输出电压为高电平信号“1”， RS 触发器处在保持的状态，保持 Ui62Vcc3，Ui2Vcc3 时的输出状态，输出电压 U0等于 0。2.2.3 当输入电压 Ui62Vcc3，Ui2Vcc3 时

8、，电压比较器 C1反相输入端的输入电压大于参考电压，相当于在电压比较器 C1的反相输入端输入一个正极性的信号，电压比较器 C1的输出电压为负极性的信号，即低电平信号“0”， RS 触发器被复位，输出电压 U0等于 0。(4)占空比可调的多谐振荡器电路在图 7 所示电路中，由于电容C的充电时间常数1=（R1+R2）C，放电时间常数2=R2C，所以T1总是大于T2，vO的波形不仅不可能对称，而且占空比q不易调节。利用半导体二极管的单向导电特性，把电容C充电和放电回路隔离开来，再加上一个电位器，便可构成占空比可调的多谐振荡器，如图 7 所示由于二极管的引导作用，电容C的充电时间常数1=R1C，放电时

9、间常数2=R2C。通过与上面相同的分析计算过程可得：T1=0.7R1C T2=0.7R2C占空比为：21121121117 . 07 . 07 . 0RRRCRCRCRTTTTTq4 位集成寄存器 74LS175图 9 所示是由 D 触发器组成的 4 位集成寄存器 74LS175 的逻辑电路图。其中，Rd 是异步清零控制端。D0D3 是并行数据输入端，CP 为时钟脉冲端，Q0Q3 是并行数据输出端。（图（图 7）FvI18CC31V5550.015CROD427VvI26vCCC1vCDD121R2R11D4DCPRD1DC1RQQ1Q1Q1DC1RQQ1DC1RQQ1DC1RQQ2Q2Q3Q3Q4Q4Q12D3D图（图（9 9）位集成寄存器）位集成寄存器 74LS17574LS1754设计总结本设计完成题目所给的设计任务，设计了一台数字显示的电容测试仪，满足题目的基本要求和一部分发挥要求。仪表有性能可靠、精度高、电路简单的特点。但是这种把较难测量的物理量转变成精度较高且较容易测量的物理量也有不足之处，主要是由于电路的影响，输出的电容在某一个周期里误差会很大。也可以通过加入延时清零电路，设置更多的档位来减小误差，使其精度更高。总体来说，本设计是成功的。 参考文献1徐志军CPLD/FPGA 的开发与应用M 北京：高等教育出版社，1979：15-18，312潘松，黄继业EDA