数字电子技术基础简明教程复习

1、数字电子技术简明教程考试解读考试题型：一填空题（ 10）每题 2 分共 20 分二选择题（ 10）每题 2 分共 20 分三是非题（ 5） 每题 2 分共 10 分四应用题（ 1） 一题共 10 分五应用题（ 1） 一题共 10 分六组合逻辑电路设计（ 1）一题共 15分七时序逻辑电路设计（ 1）一题共 15分1、认识各种进制数：二八进制转换表1 位八进制数0 1 2 3 4 5 6 7 3 位二进制数000 001 010 011 100 101 110 111 二进制与十六进制转换表1 位十六进制数0 1 2 3 4 5 6 7 4 位二进制数0000 0001 0010 0011 010

2、0 0101 0110 0111 1 位十六进制数8 9 a b c d e f 4 位二进制数1000 1001 1010 1011 1100 1101 1110 1111 十进制转换成八进制十进制转换为十六进制二进制数与八进制数间的转换例： (302.54)8 ( )2 解：3 0 2 . 5 4 八进制数011 000 010.101 100 二进制数答： (302.54)8 = (11000010.1011)2 二进制数与十六进制数间的转换例：(1111111000111.100101011)2 ( )16 解：0001 1111 1100 0111.1001 0101 1000 1

3、f c 7 . 9 5 8 答：(1111111000111.100101011)2 = (1fc7.958)16 例：(3c.a6)16 ( )2 解：3 c . a 6 十六进制数0011 1100.1010 0110 二进制数答：(3c.a6)16 = (111100.1010011)2 八进制转换为十六进制可以先把八进制转换为二进制，再将二进制转换为十六进制，由于这样类型转换使用较少，故不举例题。(1)代入规则；（2）反演规则；（3）对偶规则-最简与或式：乘积项的个数最少，每个乘积项中相乘变量个数也最少的与或表达式，称为最贱与或表达式。化简为最简与非 与非表达式方法：对最简与或式两次取

4、反即可。化简为最简或与表达式方法：对最简与或表达式求反函数，再取反即可。化简为最简或非 或非表达式方法：对最简或表达式两次取反即可。化简为最简与或非表达式方法：在最简或非或非表达式取反去掉大反号下面的小反号；或者对最简或与表达式求反函数，再取反即可。在数字电路中，用1 表示高电平，用0 表示低电平，称为正逻辑赋值，简称正逻辑；用0 表示高电平，用1 表示低电平，称为负逻辑赋值，简称负逻辑。cmos三态门0,y=a1enenyz当使能有效，可输出高低电平；当，使能无效，呈高阻态。ttl 三态输出与非门0,y=ab1enenyz当使能有效，可输出高低电平；当，使能无效，呈高阻态。主要特点 : 输出

5、 mos 管的漏极是开路的，工作时必须外接电源vdd 和电阻 rd(上拉电阻 )，实现的逻辑功能是yab。可以实现线与功能， 即可以把几个 od 门的输出端连接起来实现与运算。可以用来实现逻辑电平变换。带负载能力强。输出为高电平时带拉电流负载能力ioh 决定于外接电源 vdd 和电阻 rd；输出为低电平时带灌电流负载能力iol 由输出级 mos 管的容量决定，比较大。注：这两种类型的电路与cmos 门电路中的漏极开路门和三态门是相对应的，逻辑符号也相同。组合电路的基本设计方法一、设计方法根据要求，设计出适合需要的组合逻辑电路应该遵循的基本步骤，可以大致归纳如下：1、进行逻辑抽象分析设计要求，确

6、定输入、输出信号及它们之间的因果关系。设定变量，即用英文字母表示有关输入、输出信号，表示输入信号者称为输入变量， 有时也简称为变量， 表示输出信号者称为输出变量，有时也称为输出函数或简称函数。状态赋值，即用0 和 1 表示信号的有关状态。列真值表。根据因果关系，把变量的各种取值和相应的函数值，以表格形式一一列出， 而变量取值顺序则常按二进制数递增排列，也可按循环码排列。2、进行化简输入变量比较少时，可以用卡诺图化简。输入变量比较多用卡诺图化简不方便时，可以用公式法化简。3、画逻辑图变换最简与或表达式，求出所需要的最简式。根据最简式画出逻辑图。二设计举例2、基本步骤 : 确定应该选用的数据选择器

7、k：函数的变量个数4 选 1 数据选择器 74ls153 n：选择器地址码位数8 选 1 数据选择器 74ls151 写逻辑表达式逻辑函数的标准与或式数据选择器输出信号表达式求选择器输入变量的表达式对照比较确定个输入变量画连线图触发器类型功能特性方程基本的 rs 触发器置 0、置 1、保持10nnqsrqrs同步 rs触发器置 0、置 1、保持1cp=10nnqsrqrs期间有效同步 d 触发器置 0、置 1 1cp=1nqd期间有效边沿 d 触发器置 0、置 1 1cp=1nqd下降 ( 或上升 )沿时刻有效边沿 jk 触发器置 0、置 1、保持、翻转1+cp=1nnnqjqkq下降 ( 或上升 ) 沿时刻有效t 触发器保持、翻转1cp=1nnqtq下降( 或上升 )沿时刻有效t触发器翻转1cp=1nnqq下降 ( 或上升 ) 沿时刻有效基本 rs触发器的特性表rsnq1nq功能0 0 0 不用不允许0 0 1 0 1 0 0 置 0 0 1 1 1 0 0 1 置 1 1 0 1 1 1 0 0 保持1 1 1 1 基本 rs触发器逻辑电路图（ a）和逻辑符号（ b）基本 rs触发器的特性表r s nq1nq功能0 0 0 0 保持0 0 1 1 0 1 0 1 置 1 0 1