计算机组成原理练习题答案

1、一、填空题1 .对存储器的要求是 速度快，容量大 , 价位低。为了解决这方面的矛盾，计算机采用多级存储体系结构。2 .指令系统是表征一台计算机性能 的重要因素,它的 格式 和 功能 不仅直接影响到机器的硬件结构而且也影响到系统软件。3. CPU中至少有如下六类寄存器指令寄存器,程序 计数器, 地址 寄存器，通用寄存器，状态条件寄存器，缓冲寄存器。4 .完成一条指令一般分为取指 周期和 执行周期，前者完成 取指令和分析指令操作，后者完成执行指令操作。5. 常见的数据传送类指令的功能可实现寄存器和寄存器之间,或 寄存器和存储器 之间的数据传送。6. 微指令格式可分为垂直 型和水平 一型两类,其中

2、垂直型微指令用较长的 微程序结构换取较短的微指令结构。7. 对于一条隐含寻址的算术运算指令，其指令字中不明确给出操作数的地址 ，其中一个操作数通常隐含在累加器 中8. 设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规 格化数对应的十进制真值范围是：最大正数为2人127（1-2人一23），最小正数为 2人一 129 ，最大负数为 2人一128（-2人一1-2人一23），最小负数为 -2人127 。9. 某小数定点机，字长 8位（含1位符号位），当机器数分别采用原码、补码和反码时，其对 应的真 值范围 分别是 -127/128 +127/128-1 +127/

3、128-127/128 +127/128（均用十进制表示）。10. 在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是 止CPU访问主存 、周期挪用和 DMA和CPU交替访问主存。11. 设n = 8 （不包括符号位），则原码一位乘需做8 次移位和最多 8 次加法,补码Booth算法需做8 次移位和最多9次加法。12. 设浮点数阶码为 8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 ,最小正数为 ,最大负数为，最小负数为。内整四，曝'火知V?"亭A.珂IW"B.厂板C二一辰盘巧

4、Dt I身斐J史也A 国骨口 41 "t匚*pc13. 一个总线传输周期包括申请分酎阶段、 寻址阶段 、 传输阶段和 结束阶段四个阶段。14. CPU采用同步控制方式时，控制器使用机器周期和节拍组成的多极时序系统。15 .在组合逻辑控制器中，微操作控制信号由指令操作码、 时序 和 状态条件决定。15.32位字长的浮点数，其中阶码8位（含1位阶符），基值为2,尾数24位（含1位数符）， 则其对应的最大正数是 ，最小的绝对值是 ;若机器数采用补码表示， 且尾数为规格化形式，则对应的最小正数是 ，最小负数是 。（均用十 进制表示）（均用十进制表示）A. 2irx（l-2 ） B. 2

5、9;12f xl'23 C. 2 'ns x? -1 D. -2ir i LUTT 士Mu#一主瞄的irHHni七方福音右i布壮H16. CPU从主存取出一条指令并执行该指令的时间叫指令周期 ，它通常包含若干个 机器周期,而后者又包含若干个 节拍。 机器周期 和节拍组成多级时序系统。17. 假设微指令的操作控制字段共18位，若采用直接控制，则一条微指令最多可同时启动18个微操作命令。若采用字段直接编码控制,并要求一条微指令能同时启动3个微操作，则微指令的操作控制字段应分 段，若每个字段的微操作数相同， 这样的微指令格式最 多可包含 192 个微操作命令。18. 在组合逻辑控制器

6、中，微操作控制信号由指令操作码、时序和状态条件 决定。19. I/O与主机交换信息的控制方式中，程序查询 方式CPUffi设备是串行工作的。程序中断 和DM两式CPU设备是并行工作的， 前者传送与主程序是并行的， 后者传送和主 机是串行的。20 .设n =16位（不包括符号位在内），原码两位乘需做8 次移位，最多做9 次加法；补码 Booth算法需做16次移位，最多做17次加法。一、简答题：1. 主存储器的性能指标有哪些？含义是什么？存储器的性能指标主要是存储容量、存储速度和存储器带宽。存储容量是指在主存能存放二进制代码的总位数。存储速度是由存取时间和存取周期来表 示的。存取时间又称存储访问时

7、间，是指从启动一次存储器操作到完成该操作所需的全部 时间。存储周期是指存储器进行连续两次独立的存储器操作（如连续两次读操作）所需的 最小间隔时间。存储器带宽是指单位时间内存储器存取的信息量。2. 请说明指令周期、机器周期、时钟周期之间的关系。指令周期是完成一条指令所需的时间。包括取指令、分析指令和执行指令所需的全部时间。机器周期也称为 CPU周期，是指被确定为指令执行过程中的归一化基准时间，通常等于取指时间（或访存时间）。时钟周期是时钟频率的倒数，也可称为节拍脉冲或 T周期，是处理 操作的最基本单位。一个指令周期由若干个机器周期组成，每个机器周期又由若干个时钟 周期组成。3. CPU响应中断应

8、具备哪些条件？ 在CPU内部设置的中断允许触发器必须是开放的。(2) 外设有中断请求时，中断请求触发器必须处于“ T状态，保持中断请求信号。(3) 外设(接口)中断允许触发器必须为“1”，这样才能把外设中断请求送至CPU(4) 当上述二个条件具备时，CPUBE现行指令结束的最后一个状态周期响应中断。4. 从计算机的各个子系统的角度分析，指出提高整机速度的措施。针对存储器，可以采用 Cache-主存层次的设计和管理提高整机的速度； 针对存储器，可以采用主存-辅存层次的设计和管理提高整机的速度； 针对控制器，可以通过指令流水或超标量设计技术提高整机的速度； 针对控制器，可以通过超标量设计技术提高整

9、机的速度；针对运算器，可以对运算方法加以改进，如进位链、两位乘除法； 针对I/O系统，可以运用 DM破术来减少CPUM外设访问的干预。5. 控制器中常采用哪些控制方式，各有何特点？ 答：控制器常采用同步控制、异步控制和联合控制。同步控制即微操作序列由基准时标系统控制，每一个操作出现的时间与基准时标保持一致。 异步控制不存在基准时标信号，微操作的时序是由专用的应答线路控制的，即控制器发出 某一个微操作控制信号后，等待执行部件完成该操作时所发回的“回答”或“终了”信号， 再开始下一个微操作。联合控制是同步控制和异步控制相结合的方式，即大多数微操作在 同步时序信号控制下进行，而对那些时间难以确定的微

10、操作，如涉及到I/O操作，贝U采用异步控制。6. 指令和数据都以二进制代码存放在内存中，CPU如何区分它们是指令还是数据？指令和数据的区分：(1) 从主存中取出的机器周期不同，取指周期取的是指令，分析取数或执行周期取的是数 据。(2) 取指令和取数据时地址的来源不同，指令地址来自程序计数器PC数据地址来自地址 形成部件7. 请说明SRAM的组成结构，与 SRAM相比DRAM在电路组成上有什么不同之处？SRA町储器由存储体、读写电路、地址译码电路、控制电路组成，DRA施需要有动态刷新电路。8. 说明微程序控制器中微指令的地址有几种形成方式。(1) 直接由微指令的下地址字段指出。(2) 根据机器指

11、令的操作码形成。(3) 增量计数器法。(4) 根据各种标志决定微指令分支转移的地址。(5) 通过测试网络形成。(6) 由硬件产生微程序入口地址。9. 外围设备要通过接口与 CPU相连，接口有哪些功能？外围设备要通过接口与 CPU相连的原因主要有：(1) 一台机器通常配有多台外设，它们各自有其设备号(地址)，通过接口可实现对设备 的选择。(2) I/O设备种类繁多，速度不一，与 CPU速度相差可能很大，通过接口可实现数据缓冲， 达到速度匹配。(3) I/O设备可能串行传送数据，而 CPU一般并行传送，通过接口可实现数据串并格式转 换。(4) I/O设备的入/出电平可能与CPU的入/出电平不同，通

12、过接口可实现电平转换。(5) CPU启动I/O设备工作，要向外设发各种控制信号，通过接口可传送控制命令。(6) I/O设备需将其工作状况(“忙”、“就绪”、“错误”、“中断请求”等)及时报告CPU，通过接口可监视设备的工作状态，并保存状态信息，供 CPU查询。可见归纳起来，接口应具有选址的功能、传送命令的功能、反映设备状态的功能以及传送 数据的功能(包括缓冲、数据格式及电平的转换)。10. 以I/O设备的中断处理过程为例，说明一次程序中断的全过程。一次程序中断大致可分为五个阶段。中断请求，中断判优，中断响应，中断服务，中断返 回11、基址寻址方式和变址寻址方式的应用场合有什么不同？(1) 基址

13、寻址方式面向系统，主要用于逻辑地址到物理地址的交换，解决程序在存储器中的定位，扩大寻址空间等问题。(2) 变址寄存器方式面向用户，主要用于解决程序循环控制问题，用于访问成批数据，支持向量线性表操作等。12、一个典型CPU应由哪几部分组成？一个典型的CPU组成应该包括：(1) 六个主要寄存器，保存 CPU运行时所需的各类数据信息或运行状态信息。(2) 算术逻辑电路(ALU),对寄存器中的数据进行加工处理。(3) 操作控制器和指令译码器，产生各种操作控制信号，以便在各寄存器之间建立数据通路。(4) 时序产生器，用来对各种操作控制信号进行定时，以便进行时间上的约束。二、设计题：1. 设CPU共有W6

14、根地址线，8根数据线，并用MREQ作访存控制信号(低电平有效)，用WR 作读写控制信号(高电平为读，低电平为写) 。现有下列芯片及各种门电路(门电路自定) ， 如图所示。其中有 2KX8位、8KX8位、32KX 8位的ROM芯片;1KX4位、2KX8位、8KX8位、16KX1位、4KX4位的RAM芯片，画出CPU与存储器的连接图，要求：(1) 存储芯片地址空间分配为：08191为系统程序区；819232767为用户程序区。(2) 指出选用的存储芯片类型及数量；(3) 详细画出片选逻辑。(1)二进制地址码A|S A” A7 Na n o o o o i) o o o o o o o o o0 8

15、191 8KX8 伉 ROM 片DOOlIillllllllllU 0 IOUUUUOUUOUOUU0 0 1 I 1 1 1 1 1 1 1 1 ! 1 1 1V 1 u V 0 0 000000000 u819232767 8KX8 位 RAM 3 片0 0 1 1 1 i 1 1 I I 1 1 1 ! I0 00(*00000 0 000o i I 1 1 i 1 I i 1 i i 1 1 I 1(2) 08191为系统程序区，选用 1片8K X 8位ROM芯片 819232767为用户程序区，选用 3片8K X 8位RAM 芯片。(3) 存储器片选逻辑图2、1.设CPU共有16根地

16、址线，8根数据线，并用 MREQ作访存控制信号（低电平有效）， 用WR作读写控制信号（高电平为读，低电平为写） 。现有下列芯片及各种门电路（门电路 自定），如下图所示。其中有 2K X 8位、4K X 8位、8K X 8位、32K X 8位的ROM芯片；1K X 4位、2K X 8位、8K X 8位、16K X 1位、4K X 4位的RAM 芯片，画出 CPU与存储器的 连接图，要求：（1）存储芯片地址空间分配为：最小4K地址空间为系统程序区，相邻的 4K地址空间为系统程序工作区，与系统程序工作区相邻的是 24K用户程序区；（2）指出选用的存储芯片类型 及数量；（3）详细画出片选逻辑。（1龈据

17、主存地址空间分配为：2分）Au0i最小4K4KX 8 位 ROM 1 片0） 41)ft 24K 8KX8 但 3 片tj（2）选出所用芯片类型及数量最小4K地址空间为系统程序区,选用1片4K相邻的4K地址空间为系统程序工作区，选用 2片4K X 4位RAM芯片与系统程序工作区相邻的 24K为用户程序区，选用 3片8KX 8位RAM芯片。（3）CPU与存储芯片的连接图如图所示3、某机器中，已知配有一个地址空间为 0000H-3FFFH的ROM域。现在再用一个 RAM芯片 （8KX 8）形成40KX 16位的RA戚域，起始地址为6000H,假定RAMC片有 赤和耘 信号控制 端。CPU的地址总线

18、为 A15-A0,数据总线为D15-D0,控制信号为R/界（读/写），疏留（访 存），要求：（1） 画出地址译码方案。（2） 将ROMW RA洲 CPU!接。王存地址空间分布为:0000-3FFF 16KR0M4（XX）-5FFF 8K 空（5000-FFFF 40KRAM蛆成该储器所需芯片及扩展方式二16KX 16 位 ROM （现有）今 0000-3FFF10 片 SKX 8 位 RAM 芯片 9 6000-FfFF MOK RAM扩展方式：2片今（位扩展）今8KXS位-组（组内共片选、读与信号） 5组今（字扩展）今64KX32位-存储器地址总线，阡共需16位数据浅拓位地址结构及译码方案：

19、用高三位地址译码产生8K组选择倍号 3 = 8, iXSK = 64K）o电A】# Arj3:8译码器Yc Yl Yn Y3 Y4 Y, Yd Y7其中，W-Yi作为位于0000-3FFF的16KROM片选择信号Y；空置今 4000*5FFF 8K 空Y；、日、Y5、& . Y-分别作为位于6000-FFFF的各组选择信号片内地址：ROM的地址输入为Al; H Ak ” N每组的 31的地址输入为A：2存懈器圜苜框图段其与CFL-的连接:4、设某计算机主存容量为 64KX32位。要求完成以下设计内容：(1) 画出主机框图(要求画到寄存器级)并指出图中各寄存器的位数；(2) 写出组合逻辑

20、控制器完成 STA X (X为主存地址)指令发出的全部微操作命令及节拍安 排。(3) 若采用微程序控制，还需要哪些微操作？I I) f 5Al 1RWK132E6t-RKi 1 小< ihiRi-n)TO ! 1 T2AUI1R) AR* -Xfl JRMIM- MUAR)1-wtk指AdirXfDRj TTMAR<，亦IE】* 匕E 11： iAl 如WiiVJH HIIRfTX r5、已知待返回指令的含义如下图所示。写出机器在完成待反转指令时，取指阶段和执行阶 段所需的全部微操作命令及节拍安排，如果采用微程序控制需增加哪些微操作命令?6、 假设CPU在中断周期用堆栈保存程序断点

21、，而且进栈时指针减1,出栈时指针加1,分别写出组合逻辑控制和微程序控制在完成中断返回指令时，取指阶段和执行阶段所需的全部微操作命令及节拍安排。假设进栈操作是先修改堆浅指针后存故.则出栈操作是先读数后修改雄栈指完成中断返回指令组合逻辑控制的微操作命令及节拍安排(4分) 取指阶段Io PCMAR, 1Rr, M(MAR) MDR. (PC) - 1 PCr MDR一IR, OPilRUD执行阶段7b SPMAR，l一R1 M(MAR| MDRT. MDRPC. (SP)-1SP三、应用题1、 设机器 A的主频为8MHz，机器周期含 4个时钟周期，且该机的平均指令执行速度是0.4MIPS，试求该机的

22、平均指令周期和机器周期。每个指令周期包含几个机器周期？如果机器B的主频为12MHz，且机器周期也含 4个时钟周期，试问 B机的平均指令执行速度为多 少 MIPS?答：根据机案M的主频为SXIHz；得时钟周期为- = 0.12538MHz(1) 机器周期=0 125x4 = 0.5(2) 平均指令执行时间是寿=2一沁< 3 )每个指令周期含=5个机器周期 0.5(4) 在机器周期所含时钟周期教相同的前提下：两机平均指令纨行速度与它们的主频有关，即A机的平均指舍速度_ A机主疫 百机的平垣指告夏度一B机主频则B机的平均指令执行速度日丝些涉竺=0 6XOPS8MHz2、 设某机有四个中断源 A

23、、B、C、D,其硬件排队器的优先次序为A > B > C> D,现要求将中断处理次序改为 D > A > C> B.按下图的时间轴给出的四个中断源请求时刻(1) 写出每个中断源对应的屏蔽字。(2) 画出CPU执行程序的轨迹。设每个中断源的中断服务程序的执行时间是20us程序510 15203040506070 S0 90li值5.n.（1疱中断处理次序改为D>A>C>B后，每个中断源新的屏蔽字如表所示，（4分）MUIIrfAB2| « L'散rcDAI1i0B01D0C0110D1111（2）根据新的处理次序，CPU执行程

24、序的轨迹如图所示（2分） 程序3、某机主存容量为 4" 16位，且存储字长等于指令字长，若该机的指令系统具备97种操作。操作码位数固定且具有直接、间接、立即、相对、基址五种寻址方式。（本小题6分）（1）画出一地址指令格式并指出各字段的作用；（2） 该指令直接寻址的最大范围（十进制表示）；（3） 一次间址的寻址范围（十进制表示）；（4）相对寻址的位移量（十进制表示）。L （5分）答*（1），地址指令格式为（I分）OPMA0P操作玛字段，共7位.可反映R5种操作：M号址方式特征字段，共3位，可反唳6神等址方式；A形式地址字段，16-7-3-6位 I分）（2）饵接/址的最大范为2、64 （

25、I分）（3）由于存储字长为32位，故一次闾址的寻址范胴为"" = 65536 （】分）（4）相对/址的位移量:为，32 + 31"分）4、某计算机字长32位，有16个通用寄存器，主存容量为1M字，采用单字长二地址指令，共 有64条指令，试采用四种寻址方式（寄存器、直接、变址、相对）设计指令格式。四.解：S4条指令需占用操作码字段（0P） 6位，源寄存器和目标寄存器台4位，等址模式<X> 2ft,形式地址（D> g 其指令格衣口下：3126 2522 21 18 17 1 150OP目标源XD寻址模式定义如下:x= 00寄存器寻址操作数由源寄存器号

26、和目标寄存器号指定X= 0 1直接寻址 有效地址EHD）X= 1 0变址寻址 有效地址E- （RJ + DX- 1 1相对寻址 有效地址E- （PC） +D苴中最为变址寄存器（1。位），PC为程序计数器（即位），位移量D可正可负，i亥指令格 式可以实现RR型，RS型寻址功能。5、有一个1 6 K X 16位的存储器，由1K X 4位的DRAM芯片构成（芯片是64X 64 结构）。问：（1）共需要多少 RAM 芯片?（2）存储体的组成框图（3）采用异步刷新方式，如单元刷新间隔不超过2ms,则刷新信号周期是多少（4）如采用集中刷新方式，存储器刷新一遍最少用多少读/写周期？死时间率是多少？（I）存储

27、器的总容量为ISKXld位=25（5K位，所以用RAM芯片为4K位，故芯片总数为256K 位4K位 54片E 由于存储里元敬为16K,故地址长度为14位（设尸）。芯片里元数为1K则占用地址 长度为1。位CA3-Ao）. M一组M位（4片），共16组，组与组间译码采用4： M谨码组成框图如图2所示。A*A1J囹w组mo®3）采用异步刷新方式，在由15时间内分散地把芯片时行刷新一遍，故刷新信号的时间间隔为2ms/M = 31.25即可鞅刷新倍号周期为（4）如采用隹中刷新方式，假定I为读写周朗，如16组同时进行刷新，则所雷刷新时间为 64T.设 T单位为 L, 2105-2000（15,则死时间率=64T/2000