MCS-51 数字信号输入输出接口电路

1、第 7 章 数字信号输入/输出接口电路 第 7 章 数字信号输入/输出接口电路 7.1 I/O资源及扩展资源及扩展7.2 开关信号输入开关信号输入/输出方式输出方式7.3 简单显示驱动电路简单显示驱动电路7.4 LED数码管及其显示驱动电路数码管及其显示驱动电路7.5 键盘电路键盘电路7.6 光电耦合器件接口电路光电耦合器件接口电路7.7 单片机与继电器接口电路单片机与继电器接口电路 第 7 章 数字信号输入/输出接口电路 7.1 I/O资源及扩展资源及扩展 通过单片机实现数字信号的输入处理和输出控制时，必须了解以下问题： (1) 准确理解CPU中各引脚的功能，确定可利用的I/O资源，并做出相

2、对合理的使用规划。 (2) 作为输出控制线时，必须了解CPU复位期间和复位后该引脚的状态。 (3) 了解I/O端口输出级电路结构和I/O端口的负载能力。 (4) 了解I/O端口输出电平范围。 第 7 章 数字信号输入/输出接口电路 7.1.1 通过锁存器、触发器扩展通过锁存器、触发器扩展I/O口口 1. 输出口输出口 图图7-1 使用使用74LS273扩展输出口扩展输出口RDWDPSENPALE/TXDRXDVP/EAX1X2RESETINT0INT1T0T1P1.0/T2P1.1/T2EXP1.2P1.3P1.4P1.5P1.6P1.7VCC4.3 k19189121314151234567

3、83938373635343332D0D1D2D3D4D5D6D7D0D1D2D3D4D5D6D73478131417181Q2Q3Q4Q5Q6Q7Q8Q1D2D3D4D5D6D7D8D2122232425262728A8A9A10A11A14A12A13A15171629301110LEU274LS373256912151619A0A1A2A3A4A5A6A7OE1D0D1D2D3D4D5D6D73478131417181Q2Q3Q4Q5Q6Q7Q8Q1D2D3D4D5D6D7D8DCLK74LS273256912151619O0O1O2O3O4O5O6O7CLR11ABCA11 12A12

4、3A13G1G2AG2B6A1545A1474LS138Y0Y1Y2Y6Y7Y3Y4Y5U315141312111097WR2374LS021U4A14.3 kVCCU4数据输出8XC5X或8XC5XX21131U1P0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.7P2.0P2.1P2.2P2.3P2.4P2.5P2.6P2.7第 7 章 数字信号输入/输出接口电路 当A15、A14、A13、A12、A11为10110时，U3译码输出 有效，或非门U4等效于反相器，可见CPU写外部RAM选通信号 延迟了一个门电路延迟时间(约15 ns)，写端口地址为B000H，执行如下命令即可将

5、累加器Acc内容锁存到74LS273的输出端。 6YWRMOV DPTR, #0B000H; 将输出口地址送数据指针 MOVX DPTR, A; 把累加器A内容锁存到74LS273的输出端第 7 章 数字信号输入/输出接口电路 对于确实需要将数据写入这类“高电平送数，下降沿锁存”的器件，如某些LCD显示模块时，可采用如下办法解决。 方法一：将这类器件的数据输入端、数据锁存使能端LE与CPU的I/O引脚(如P1.X)或具有输出锁存功能的I/O扩展芯片，如8255、8155的输出口相连，如图7-6所示。 方法二：在数据输入端与CPU数据总线之间加延迟电路(如门延迟或RC积分延迟电路)，使输入端数据

6、滞后，保证锁存器数据锁存使能信号LE的下降沿在数据无效前出现，这样 信号经过反相后即可作为锁存信号LE。 WR第 7 章 数字信号输入/输出接口电路 2. 输入口输入口 图图7-2 扩展输入口扩展输入口 D0D1D2D3D4D5D6D7347813141718LEU174LS373347813141718OE111Q2Q3Q4Q5Q6Q7Q8Q1D2D3D4D5D6D7D8DCPUD7 D02.2 kVCC数据输入D0D1D2D3D4D5D6D7256912151619LEU174LS373347813141718OE111Q2Q3Q4Q5Q6Q7Q8Q1D2D3D4D5D6D7D8DCPUD

7、7 D02.2 kVCC数据输入ABCA11 12A123A13G1G2AG2B6A1545A1474LS138Y0Y1Y2Y6Y7Y3Y4Y5151413121110971YD074LS125G1A1G2G42AG33ARDU4U31245109134A12数据输入2Y3Y4YD1D2D336811第 7 章 数字信号输入/输出接口电路 图图7-3 扩展输入扩展输入/输出口输出口 P0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.7P2.0P2.1P2.2P2.3P2.4P2.5P2.6P2.7RDWDPSENPALE/TXDRXDVP/EAX1X2RESETINT0INT1T0

8、T1P1.0/T2P1.1/T2EXP1.2P1.3P1.4P1.5P1.6P1.71918912131415123456783938373635343332D0D1D2D3D4D5D6D7D0D1D2D3D4D5D6D73478131417181Q2Q3Q4Q5Q6Q7Q8Q1D2D3D4D5D6D7D8D2122232425262728A8A9A10A11A14A12A13A15171629301110LEU274LS373256912151619A0A1A2A3A4A5A6A7OE1D0D1D2D3D4D5D6D73478131417181Q2Q3Q4Q5Q6Q7Q8Q1D2D3D4D5

9、D6D7D8DCLK74LS273256912151619O0O1O2O3O4O5O6O7CLR11ABCA11 12A123A13G1G2AG2B6A1545A1474LS138Y0Y1Y2Y6Y7Y3Y4Y5U31514131211109714.3 kVCCU4数据输出8XC5X或8XC5XX2 CPU31U111U4A1数据输入WR2356WR9U4B4U4C1011121314151617256912151619LE74LS373347813141718OE1Q2Q3Q4Q5Q6Q7Q8Q1D2D3D4D5D6D7D8D2.2 kVCCU5D0D1D2D3D4D5D6D71074LS0

10、281第 7 章 数字信号输入/输出接口电路 7.1.2 用用8255可编程可编程I/O芯片扩展芯片扩展MCS-51的的I/O口口图图7-4 8255A引脚引脚(a) 引脚功能；引脚功能；(b) 引脚排列引脚排列 1. 8255的结构及引脚功能的结构及引脚功能 D0D1D2D3D4D5D6D7RESETWRPB7PB6PB5PB4PB4PB5PB6PB7A1A0GNDRDPC2PC3PB0PB1PA3PA2PA1PA0123456789101112131415161718383736353433323130292827262524232221VCCPB3PB2CSPC7PC6PC5PC4PC0

11、PC119203940PA0PA1PA2PA3PA4PA5PA6PA7PB0PB1PB2PB3PB4PB5PB6PB7RDA0A1RESET536984321403938371819202122232425D0D1D2D3D4D5D6D7PC0PC1PC2PC3PC4PC5PC6PC714151617131211103433323130292827WR35CS6(a)(b)第 7 章 数字信号输入/输出接口电路 其中： D7D0 数据总线，双向，三态，可与CPU数据总线直接相连。 A1、A0 地址线，输入。8255含有ABC三个8位输入/输出口和一个控制/状态寄存器，即4个可寻址的I/O端口。

12、A1、A0地址线状态编码与这四个I/O端口的对应关系如下： 地址线A1、A0编码对应的端口A1A000A口01B口10C口11控制/状态寄存器第 7 章 数字信号输入/输出接口电路 表表7-1 8255的工作状态的工作状态 第 7 章 数字信号输入/输出接口电路 PA7PA0 A口数据输入/输出线。 PB7PB0 B口数据输入/输出线。 PC7PC0 C口数据输入/输出线。当A、B口工作在选通方式时，C口部分引脚作为A、B口的通信联络信号。 8255内部由A、B、C三个并行口和一个控制/状态寄存器组成。其中控制寄存器主要用于设置ABC三个并行口的工作状态包括工作方式，输入还是输出。 第 7 章

13、 数字信号输入/输出接口电路 A口：作为输出口时，是一个8位的数据输出锁存和缓冲器；作为输入口时，是一个8位数据输入锁存器。 B口：作为输出口时，是一个8位的数据输出锁存和缓冲器；作为输入口时，是一个8位数据输入缓冲器(即B口对输入数据不具备锁存功能)。 C口：作为输出口时，是一个8位的数据输出锁存和缓冲器；作为输入口时，是一个8位数据输入缓冲器(即C口对输入数据不具备锁存功能)。 第 7 章 数字信号输入/输出接口电路 28255工作方式工作方式 表7-2 8255工作方式控制字各含义 第 7 章 数字信号输入/输出接口电路 表7-3 A、B口工作在方式1或2下C口引脚的含义 第 7 章 数

14、字信号输入/输出接口电路 其中： (1) 当A或B口工作在方式1，且作为输入口时，PC5PC3引脚是A口的选通信号；PC2PC0是B口的选通信号。各选通信号含义如下： 输入选通信号，输入，低电平有效。该信号由外设提供，外设通过 信号将数据锁存到A或B口输入缓冲器中。 IBF(Input Buffer Full)输入缓冲满信号，输出，高电平有效。当该信号有效时，表示输入到A或B输入缓冲器内的数据未被CPU读走，外设不能再把数据输入缓冲器内。IBF接外设的输出允许控制(由于IBF是C口引脚，CPU可以通过读C口信息，查询该信号的状态，确认是否需要读A、B口输入缓冲器内容)。 _STB_STB第 7

15、 章 数字信号输入/输出接口电路 INTR（Interrupt Request）中断请求信号，输出，高电平有效。当 、IBF有效时，该信号有效，向CPU发出中断请求，一般接CPU的中断输入端。 _STB第 7 章 数字信号输入/输出接口电路 下面以A口为例，说明选通输入方式下的数据传输过程，硬件连接如图7-5(a)所示。 当外设需要将数据输入8255 A口时，先检查IBFA(即PC5引脚)的状态。 当IBFA无效(即处于低电平状态)，即把数据送A口。 外设输入 信号到8255的PC4引脚，以便将数据锁存到A口输入缓冲器中。 8255接收到信号后，一方面使IBFA(即PC5引脚为高电平)有效，通

16、知外设不能再发送数据到A口；另一方面，使INTRA(即PC3引脚)有效，通知CPU可以读A口的数据。 CPU响应INTRA，向8255发送 信号，读A口数据。8255接收信号后，使INTRA和 无效，为接收下一外设数据做准备。 _STB_RD_STB第 7 章 数字信号输入/输出接口电路 (2) 当A或B口工作在方式1，且作为输出口时，PC7、PC6、PC3引脚是A口的选通信号；PC2PC0是B口的选通信号，含义如下： 外设响应，输入，低电平有效，该信号由外设提供。当外设已读走了8255输出口上的数据时，向8255回送的应答信号。 （Output Buffer Full）输出缓冲器满指示信号，

17、输出，低电平有效。当CPU把数据写入8255的输出口后，该信号有效，表示外设可以读取输出口上的数据。一般接外设的输入请求端。 INTR（Interrupt Request）中断请求信号，输出，高电平有效。当无效时，该信号有效，表明8255可接收CPU输出的数据。一 般 接 C P U 的 中 断 输 入 端 ， 如 图 7 - 5 ( b )所示。 _ACK_OBF第 7 章 数字信号输入/输出接口电路 图7-5 选通输入/输出连接示意图(a) A口工作在选通输入方式的连接示意图；(b) A口工作在选通输出方式的连接示意图 CPU数据总线RDRDRDINTRPC3PC4PC5PA口(输入)接P

18、A口引脚IBFSTB外设CPU8255(a)第 7 章 数字信号输入/输出接口电路 CPU数据总线WRINTRPC3PC6PC7PA口(输出)接PA口引脚ACK外设CPU8255(b)WRWROBF图7-5 选通输入/输出连接示意图(a) A口工作在选通输入方式的连接示意图；(b) A口工作在选通输出方式的连接示意图 第 7 章 数字信号输入/输出接口电路 (3) 在双向传输方式（A口方式2）下，使用了PC7PC3作为联络信号。 可见，当A或B工作在方式1或2状态下，C口部分引脚作为联络信号使用，不能再作为一般的I/O引脚使用，但未用的C口引脚仍可以作为一般I/O引脚使用： 例如，当A口工作在

19、方式0（基本输入/输出方式），B口工作在方式1时，除PC7PC4可作为一般I/O引脚使用(输入还是输出由工作方式控制字的b3位决定)，PC3也可以作为一般I/O引脚使用(输入还是输出由工作方式控制字的b0位决定)。 又如，当A、B口均工作在选通输入方式时，PC7PC6仍可作为一般I/O引脚使用(输入还是输出由工作方式控制字的b3位决定)。 第 7 章 数字信号输入/输出接口电路 3. C口复位口复位/位置控制字位置控制字 当C口处于输出状态时，具有位控制功能，把“复位/位置控制字”写入控制寄存器后，即可使C口相应位置1或清零，C口复位/位置控制字格式如下： 第 7 章 数字信号输入/输出接口电

20、路 4. 8255与与MCS-51接口应用举例接口应用举例 【例7.1】 在某单片机应用系统中，需要46共24个按键的键盘以及驱动FM19264点阵式LCD显示器，其中LCD显示器主要引脚信号功能如下： 第 7 章 数字信号输入/输出接口电路 P0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.7P2.0P2.1P2.2P2.3P2.4P2.5P2.6P2.7TALE/PSENTXDRXDINT0INT1T1T0X1X2RESET13121514311918917163938373635343332D0D1D2D3D4D5D6D7D0D1D2D3D4D5D6D734781314171

21、8Q0Q1Q2Q3Q4Q5Q6Q72122232425262728A8A9A10A11A14A12A13A1510113029LEU274LS373256912151619A0A1A2A3A4A5A6A71D0D1D2D3D4D5D6D7ABCA11 12A123A13G1G2AG2B6A1545A1474LS138Y0Y1Y2Y6Y7Y3Y4Y5U31514131211109787C52或89C52U11P1.0/T2P1.1/T2EXP1.2P1.3P1.4P1.5P1.6P1.7123456782.0 KVCCRES/VPAEWRRDOE11D0D1D2D3D4D5D6D7PA0PA1P

22、A2PA3PA4PA5PA6PA7PB0PB1PB2PB3PB4PB5PB6PB7RDA0A1RESET536984321403938371819202122232425D0D1D2D3D4D5D6D7PC0PC1PC2PC3PC4PC5PC6PC714151617131211103433323130292827WR35CS6RDWRA0A1RES8255ADB0DB1DB2DB3DB4DB5DB6DB7FM19264 LCDPA0PA1PA2PA3PA4PA5PA6PA7PB0PB1PB2PB3PB4PB5ID/WR/PC0PC1PC2PC3CS1CS2CS3EPC0PC3引脚输入21VCC

23、RESETUSA74LS04RESSW1SW4SW7SW*SW2SW5SW8SW0SW3SW6SW9SW#SW3SW6ESCLEFTSWBSWEUPDOWNSWCSWFEnterRightPB0PB1PB2PB3PB4PB5VCC9.1 K 9.1 K 9.1 KPC3PC2PC1PC0PC4PC7 输出8255P芯片地址：A口：8800HB口：8801HC口：8802H控制口：8803H接8255的C口(PC0PC3输入)没有按键按下为高电平接8255的B口由B 口依次输出只有一个为低电平的扫描码6.8 k8图7-6 8255A与8XC5X接口电路 第 7 章 数字信号输入/输出接口电路 8

24、255 A口地址为8800H；8255 B口地址为8801H；8255 C口地址为8802H；8255 控制寄存器口地址为8803H。可通过如下指令对8255进行初始化：MOV DPTR, #8803H; 8255控制口地址送DPTRMOV A, #81H; 工作方式控制字送累加器A MOVX DPTR, A; 工作方式控制字送8255控制口 第 7 章 数字信号输入/输出接口电路 通过如下命令将存放在累加器A的数据信息写入LCD：MOV DPTR, #8800H; 将LCD显示器数据口地址送DPTRMOVX DPTR, A; 写入数据信息送A口INC DPTR; 指向B口MOV A, #01

25、000000B; 送读写、数据/命令标志（B口低6位与LCD读写操作无关，可设为0）MOVX DPTR, A; 使 引脚为低电平；引脚为高电平INC DPTR; 指向C口MOV A, #11110000BMOVX DPTR, A; 即E为高，同时选中CS3-CS1CLR Acc.7; 使E信号为低电平，以便LCD将数据锁存到其内部的数据锁存器中 MOVX DPTR, A 第 7 章 数字信号输入/输出接口电路 7.1.3 利用利用8155/8156可编程可编程I/O芯片扩展芯片扩展MCS-51的的I/O口口 8155/8156也是MCS-51单片机系统常用的可编程I/O扩展芯片，与MCS-51

26、接口方便。采用40引脚DIP封装形式，单一+5 V工作电源。8155/8156 可编程I/O扩展芯片除了可提供三个可编程的I/O端口(A、B均为8位I/O口，C口为6位I/O端口)外，还提供了256字节的SRAM存储单元和一个14位可编程定时/计数器，并内置了地址锁存器，地址线可直接与MCS-51单片机的P0口相连，无须使用74LS373作地址锁存器，特别适合扩展具有片内程序存储器的MCS-51单片机CPU，如8751、8752、87C51/52/54/58、89C51/52/54/58、87C51X2/52X2/54X2/58X2、89C51X2/52X2/54X2/58X2等的I/O口。当

27、系统所需外部数据存储器容量不大时，由1片CPU和1片8155即可构成I/O端口较多的单片机应用系统。 第 7 章 数字信号输入/输出接口电路 1. 内部结构及引脚功能内部结构及引脚功能 图7-7 8155/8156内部结构及引脚排列 PA0PA1PA2PA3PA4PA5PA6PA7PB0PB1PB2PB3PB4PB5PB6PB7CEWRMIO/ALE8910721222324252627282930313233343536PC0PC1PC2PC3PC4PC53738391231213141516171819RD11(b)AD0AD1AD2AD3AD4AD5AD6AD7TMROUT6TMRIN3

28、RESET48155HPA0PA1PA2PA3PA4PA5PA6PA7PB0PB1PB2PB3PB4PB5PB6PB7CEWRMIO/ALE8910721222324252627282930313233343536PC0PC1PC2PC3PC4PC53738391231213141516171819RD11(b)AD0AD1AD2AD3AD4AD5AD6AD7TMROUT6TMRIN3RESET48156H256字节静态RAMA口命令/状态寄存器B口C口14位定时/计数器PA7PA0PB7PB0PC7PC0MIO/PA7PA0CETMRINRESETRDWRALEVCCGNDTMROUT(a)

29、第 7 章 数字信号输入/输出接口电路 其中： ALE地址锁存信号，输入。在ALE信号下降沿将AD7AD0地址信号锁存到8155内部的地址锁存器中，以便将AD7AD0作为数据线使用(输入或输出)；ALE信号可直接与MCS-51 CPU的地址锁存信号ALE相连。 AD7AD0地址/数据总线，双向，可直接与MCS-51 CPU的P0口相连。 CE片选信号，输入，对于8155来说，低电平有效；对于8156来说，高电平有效。这是8155与8156的惟一区别。 第 7 章 数字信号输入/输出接口电路 I/O端口、命令/状态寄存器以及内部RAM选择信号。当 =0，即低电平时，读写对象是8155内部256字

30、节的SRAM；当=1，即高电平时，操作对象是I/O口或内部寄存器(包括命令/状态寄存器以及定时/计数器的高6位或低8位)。这6个寄存器的地址编码由A2A0(当 =1时，A7A3没有定义)决定，如下所示： MIO/MIO/MIO/A2 A1 A0 寄存器或I/O口 0 0 0 命令/状态寄存器（命令寄存器和状态寄存器的地址编码相同，但命令寄存器只能写入，即写操作对象是命令寄存器；而状态寄存器只能读出，因此读操作对象为状态寄存器） 第 7 章 数字信号输入/输出接口电路 0 0 1 A口0 1 0 B口0 1 1 C口1 0 0 定时/计数器低8位1 0 1 定时/计数器高6位 读I/O口或内部R

31、AM选通信号，输入，低电平有效。 写I/O口、命令及状态寄存器、内部RAM选通信号，输入，低电平有效。 PA7PA0，A口I/O引脚，双向，输出时具有锁存功能，但输入不锁存。 _RD_WR第 7 章 数字信号输入/输出接口电路 PB7PB0，B口I/O引脚，双向，输出时具有锁存功能，但输入不锁存。 PC5PC0，C口I/O引脚，双向，输出时具有锁存功能，但输入不锁存。 TMRIN定时/计数器输入端。 定时/计数器输出引脚，输出信号形式(方波或脉冲信号)由定时/计数器工作方式决定。 RESET复位信号输入引脚，高电平有效。只要RESET引脚保持5 s高电平信号，即可使8155进入复位状态，复位后

32、，各端口均置为输入方式。 _TMROUT第 7 章 数字信号输入/输出接口电路 2. 8155初始化初始化 表7-4 8155命令寄存器各位的含义 第 7 章 数字信号输入/输出接口电路 表7-5 8155的四种工作方式 第 7 章 数字信号输入/输出接口电路 3. 8155状态寄存器状态寄存器 表表7-6 8155的状态寄存器各位的含义的状态寄存器各位的含义 位定义位定义状态寄存器各位含义状态寄存器各位含义b0INTRAA口中断请求有效标志，口中断请求有效标志，1有效，有效，0无效无效b1ABFA口缓冲器满标志，口缓冲器满标志，1满，满，0空空b2INTEAA口中断允许标志，口中断允许标志，

33、1有效，有效，0无效无效b3INTRBB口中断请求有效标志，口中断请求有效标志，1有效，有效，0无效无效b4BBFB口缓冲器满标志，口缓冲器满标志，1满，满，0空空b5INTEBB口中断允许标志，口中断允许标志，1有效，有效，0无效无效b6TIMER定时器溢出中断，定时器溢出中断，1表示溢出。读出状态字或硬件复位使，自动清零表示溢出。读出状态字或硬件复位使，自动清零b7-没有定义没有定义第 7 章 数字信号输入/输出接口电路 4. 8155内部定时内部定时/计数器初始化计数器初始化 使用8155内部定时/计数器时，硬件上必须从TMRIN输入端输入定时/计数脉冲，此外，还必须将定时/计数器初值和

34、输出波形分别写入定时/计数器的低8位和 高位寄存器中。在定时/计数器高8位中，低6位（即D5D0）是定时/计数器的高6位(T13T8)，而高两位（即D7、D6）用于定义定时/计数器定时时间到输出信号的波形，具体如下：00：单次方波。01：连续方波。10：单次脉冲。11：连续脉冲。 _TMROUT第 7 章 数字信号输入/输出接口电路 5. 8155的典型应用的典型应用 图图7-8 8155典型应用实例之一典型应用实例之一 P0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.7P2.0P2.1P2.2P2.3P2.4P2.5P2.6P2.7PALE/PSENTXDRXDINT1T1T0

35、X1X2RESET1312151431191891716393837363534333221222324252627281011302989C52U1P1.0/T2P1.1/T2EXP1.2P1.3P1.4P1.5P1.6P1.7123456784.3 KVCCRES/VPAEWRRDDB0DB1DB2DB3DB4DB5DB6DB7FM19264 LCDPA0PA1PA2PA3PA4PA5PA6PA7PB0PB1PB2PB3PB4PB5ID/WR/PC0PC1PC2PC3CS1CS2CS3EC口输出口21VCCRESETUSA74LS04RESSW1SW4SW7SW*SW2SW5SW8SW0S

36、W3SW6SW9SW#SW3SW6ESCLEFTSWBSWEUPDOWNSWCSWFEnterRightPB0PB1PB2PB3PB4PB5VCC9.1 K9.1 K 9.1 KP1.3P1.2P1.1P1.0没有按键被按下为高电平输出INT012MHz20 PC220 PC3YR 4.7 KIN4148DVCCRESETC122 RDPA0PA1PA2PA3PA4PA5PA6PA7PB0PB1PB2PB3PB4PB5PB6PB7CEMIO/ALE71121222324252627282930313233343536PC0PC1PC2PC3PC4PC5373839123121314151617

37、18199AD0AD1AD2AD3AD4AD5AD6AD7TMROUT6TMRIN3RESET48155H8WRRD106.8 k8U2第 7 章 数字信号输入/输出接口电路 8155芯片数据/地址总线AD7AD0直接与89C52 CPU数据/地址总线，即P0口相连；89C52 CPU的P2.7(即A15)与8155片选信号 相连（由于系统中除了8155芯片外，没有其他的数据存储器芯片或I/O扩展电路，因此将8155片选信号 接地，即加电后一直处于选中状态；或直接与P2.7相连），当P2.7为0时，8155处于选中状态；P2.6接8155的IO端口/存储器选择信号 。可见，8155芯片256字

38、节内部RAM地址为： 0000H00FFH(P2.7为0，P2.6为0，P2.5P2.0取0) _CE_CE_/MIO第 7 章 数字信号输入/输出接口电路 8155芯片内I/O端口、命令/状态寄存器地址为(P2.7为0，P2.6为1，P2.5P2.0取0，A7A3取0)：命令/状态寄存器地址为4000H； A口地址为4001H； B口地址为4002H； C口地址为4003H； 定时/计数器低8位地址为4004H； 定时/计数器高6位和定时器输出TMROUT波形定义位地址为4005H。 第 7 章 数字信号输入/输出接口电路 由于C口作为LCD显示器的控制信号，输出。而A口与LCD显示器数据总

39、线相连，写LCD时，输出；读LCD时，输入。B口低6位作为键盘列扫描线，输出。因此8155工作在ALT2方式，即命令字为0FH(写LCD时)、0EH(读LCD时)。因8155只有22根I/O引脚，当I/O引脚不紧张时，可将P1.3P1.0作为键盘行输入线，如本例所示(如果P1.3P1.0引脚另有用途，则可把键盘行输入线接到A口的PA3PA0引脚，这样在读键盘时，只要重新初始化8155，将A口改为输入状态即可)。 第 7 章 数字信号输入/输出接口电路 通过如下指令对8155进行初始化：MOV DPTR, #4000H; 8155命令口地址送DPTRMOV A, #0FH; 命令字送累加器A（8

40、155的A口处于输出方式）MOVX DPTR, A; 命令字送8155命令口通过如下命令将存放在累加器A的数据信息写入LCD：MOV DPTR, #4001H; 将LCD显示器数据口地址送DPTRMOVX DPTR, A; 数据信息送A口INC DPTRINC DPTR; 指向C口MOV A, #00 111101B; 送读写、数据/命令标志（C口只有低6位，高两位b7、b6可设为0）MOVX DPTR, A; 使 引脚为低电平；引脚为高电平，E为高，同时选中CS3-CS1CLR Acc.5; 使E信号为低电平，以便LCD将数据锁存到其内部的数据锁存器中 MOVX DPTR, A 第 7 章

41、数字信号输入/输出接口电路 7.2 开关信号输入开关信号输入/输出方式输出方式 1. 直接解码输入直接解码输入/输出方式输出方式 在这种方式中，直接利用CPU I/O引脚输入/输出开关信号，如图7-9(a)所示，其中P1.0、P1.1作为输入引脚，当K1、K2断开时，P1.0、P1.1为高电平；当K1、K2被按下时，相应引脚为低电平。对于内部含有上拉电阻的I/O口，如8051系列CPU的P1口，可不必外接上拉电阻R1、R2。而对于采用推、拉输出结构的I/O口，作为输入引脚使用时，I/O引脚处于悬空状态，如PIC16C系列CPU的I/O端口，作为输入引脚时，必须外接上拉电阻，使K1、K2不按下时

42、，输入引脚为高电平。 第 7 章 数字信号输入/输出接口电路 图7-9 输入/输出方式 EAECET1ES0ET1EX1ET0EX0AFHAEHADHACHABHAAHA9HA8H字节地址A8H位地址IEN0PCA中断允许串行口1(I2C总线)中断允许串行口中断允许定时器T1中断允许定时器T0中断允许中断允许 INT1中断允许 INT0(a)中断允许ET20E8H字节地址：0E8H位地址复位后初值为 xxxxxxx0BIEN1定时器T2中断允许(b)第 7 章 数字信号输入/输出接口电路 图7-9 输入/输出方式 列线P1.0P1.1P1.2P1.3P1.4P1.5P1.6P1.7行线(c)第

43、 7 章 数字信号输入/输出接口电路 2. 编码输入编码输入/输出方式输出方式 在这种方式中，将若干条用途相同(均为输入或输出)的I/O引脚组合在一起，按二进制编码后输入或输出。例如，对于n条输出引脚，经过译码后，可以控制2n个设备；对于2n个不同时有效的输入量，经过编码器与CPU连接时，也只需要n个引脚，如图7-9(b)所示。 显然，采用编码输入/输出时，CPU I/O引脚利用率高，但硬件开销大。 第 7 章 数字信号输入/输出接口电路 3. 矩阵输入矩阵输入/输出方式输出方式 将CPU I/O引脚分成两组，用N条引脚构成行线，M条引脚构成列线，行、列的交叉点就构成了所需的NM个检测点。显然

44、，所需的I/O引脚数目为N+M,而检测点总数达到了NM个，如图7-9(c)所示。可见，I/O引脚的利用率较高，硬件开销少，因此得到了广泛应用。 第 7 章 数字信号输入/输出接口电路 7.3 简单显示驱动电路简单显示驱动电路 7.3.1 发光二极管发光二极管 图图7-10 LED二极管伏安特性曲线二极管伏安特性曲线 普通二极管电流 IF / mALED发光二极管50.7 1.2电压 VF / V6.0第 7 章 数字信号输入/输出接口电路 (1) 外加正向电压小于0.91.1 V时，LED不导通；当外加电压大于正向阀值电压时，LED导通，同时发光。显然，LED二极管的正向导通电压比普通二极管大

45、，具体数值与LED材料有关，如表7-7所示。 表7-7 LED正向压降与材料的关系 LED材料正向导通电压VF /V砷化镓(GaAs)1.2镓铝砷(GaAlAs)1.61.8磷化镓(GaP)1.92.5磷砷化镓(GaAsP)1.61.8 第 7 章 数字信号输入/输出接口电路 (2) LED导通后，伏安特性曲线更陡，即LED导通后，内阻更小。 (3) LED二极管反向击穿电压比普通二极管低，一般在510 V之间。 LED二极管的亮度与LED材料、结构以及工作电流有关。一般说来，工作电流越大，亮度也越大，但亮度与工作电流的关系，因材料而异，例如GaP发光二极管，当工作电流增加到一定数值后，电流增

46、加，LED亮度不再增大， 即出现亮度饱和现象；而GaAsP发光二极管的亮度随电流的增大而增大，在器件因功耗增加而损坏前观察不到饱和现象。 LED发光二极管工作电流在520 mA之间，最大不超过50 mA，否则会损坏。为了获得良好的发光效果，LED平均工作电流控制在1015 mA较合理。 第 7 章 数字信号输入/输出接口电路 7.3.2 驱动电路驱动电路 图7-11 CPU与LED接口电路(a)、(c)、(e) 高电平有效；(b)、(d) 低电平有效 (a)(b)(c)CPULEDVDVCCRICA740612CPULEDVDVCCRICA740712(d)CPULEDVDVCCRICA740

47、712(e)CPU2.2 kRbNPNLEDVDVCCRCPU2.2 kRbNPNLEDVDVCCRP1.XP1.X第 7 章 数字信号输入/输出接口电路 其中图(a)使用NPN三极管驱动，P1.X 引脚输出高电平时，三极管饱和导通，限流电阻R和LED内阻（几欧姆几十欧姆）构成了集电极等效电阻，R的大小由IC=IF=(VCC-VF-VCES)/R。其中IC为集电极电流；IF为LED工作电流；VCC为电源电压；VCES为三极管饱和压降，一般在0.10.2 V之间；VF为LED导通电压，一般在1.22.5 V之间。 当VCC为5 V，VF取2.0 V，IF取15 mA时，限流电阻R大致为200 。

48、 当P1.X引脚输出低电平时，三极管截止，功耗小，该电路惟一缺点是复位期间，P1口输出高电平，LED发光（当然也可以利用这一特性构成复位指示器）。 第 7 章 数字信号输入/输出接口电路 7.4 LED数码管及其显示驱动电路数码管及其显示驱动电路 7.4.1 LED数码管数码管 图7-12 LED数码显示管 abcdedfdpCOM(3.8)(c)abcdedfdpCOM(3.8)(d)abcdefgdpcde54321gfa b10 9 8 7 6(a)(b)第 7 章 数字信号输入/输出接口电路 7.4.2 LED数码显示器接口电路数码显示器接口电路 从LED数码管结构可以看出，不同笔段的

49、组合就可以构成不同的字符， 例如当笔段a、b、c、d、e、f被点亮时，就可以显示数字“0”；又如笔段a、b、c、d、g被点亮就显示数字“3”。理论上，七个笔段可以显示128种不同的字符，扣除其中没有意义的组合状态后，七段LED数码管可以显示的字符如表7-8所示。 依据显示驱动方式的不同，可将LED数码显示电路分为静态显示方式和动态显示方式。 在静态显示方式中，每个LED发光二极管工作电流在1020 mA之间；而在动态显示方式中，为了获得良好的亮度，LED发光二极管瞬时工作电流可以适当提高，一般取2035 mA之间。 第 7 章 数字信号输入/输出接口电路 b7dpb6gb5fb4eb3db2c

50、b1bb0a110000001111100110100100101100001001100110010010100000101111100010000000100100001000100010000011111001101010000110000110100011101000110010001001100100011011111111111111字形字符0123456789ABCDEFpHY不显示共阳笔段码C0HFFH共阳笔段码F9HA4HB0H99H92H82HF8H80H90H88H83HC6HA1H86H8EH8CH89H91HBFH3FH00H06H5BH4FH66H6DH7DH07H

51、7FH6FH77H7CH39H5EH79H71H73H76H6EH40H第 7 章 数字信号输入/输出接口电路 表表7-8 七段七段LED数码管可以显示的字符数码管可以显示的字符 1. LED静态显示接口电路静态显示接口电路 (1) 图7-13(a)是一位的共阳极LED静态显示驱动电路， P1口输出笔段代码，经7407驱动后，直接驱动LED。该电路的优点是结构简单，直接利用P1 口输出锁存器作为笔段代码锁存器，缺点是占有了P1.0P1.6七根I/O线。驱动程序如下：MOV DPTR,#2000H ; 把笔段代码表首地址放入DPTR中MOVC A,A+DPTR ; 取相应数字的笔段代码，待显示的

52、数字存放在A累加器中MOV P1,A ; 把取出的笔段代码送P1口显示ORG 2000H ; 笔段代码存放在2000H开始的单元中 DB C0H,0F9H,0A4H,.; 笔段代码表 第 7 章 数字信号输入/输出接口电路 图7-13 LED静态显示接口电路 1359235P1.0P1.1P1.2P1.3P1.4P1.5P1.62468246IC17407200 IC27407214679105abdefgcdpafbecgdp385 V第 7 章 数字信号输入/输出接口电路 (b)afbecgdp387642191051312111091514ABCDEFG7126LELTBIIC14511

53、afbecgdp387642191051312111091514ABCDEFGABCDLELTBIIC24511afbecgdp387642191051312111091514ABCDEFGABCDLELTBIIC34511afbecgdp387642191051312111091514ABCDEFGABCDLELTBIIC44511abcdefgdpabcdefgdpabcdefgdpabcdefgdp345P1.0P1.1P1.2P1.3P1.77126345P1.0P1.1P1.2P1.3P1.67126345P1.0P1.1P1.2P1.3P1.57126345P1.0P1.1P1.2

54、P1.3P1.4P1(07)5 VABCD图7-13 LED静态显示接口电路 第 7 章 数字信号输入/输出接口电路 图7-13 LED静态显示接口电路 (b)afbecgdp387642191051312111091514ABCDEFG7126LELTBIIC14511afbecgdp387642191051312111091514ABCDEFGABCDLELTBIIC24511afbecgdp387642191051312111091514ABCDEFGABCDLELTBIIC34511afbecgdp387642191051312111091514ABCDEFGABCDLELTBIIC4

55、4511abcdefgdpabcdefgdpabcdefgdpabcdefgdp345D0D1D2D3712634571263457126345D3D05 VIC64511D0D1D2D3D0D1D2D3D0D1D2D3IC2DIC2AIC2BIC2C2356891112141013Y0Y1Y2Y3WR74LS02Y0Y1Y2Y3Y4Y5Y6Y7ABCE1E2E3Y0Y1Y2Y215141312111097123465A0A1A14A15IC1第 7 章 数字信号输入/输出接口电路 (2) 图7-13(b)是4位LED静态显示接口电路，该电路使用具有锁存、译码、驱动功能的CD4511作为锁存/

56、译码/驱动电路，笔段测试输入LT及消隐输入BI接高电平(无效)，锁存输入端LE分别接P1.7、P1.6、P1.5、P1.4。当LE为低电平时，译码输出由ABCD输入端编码决定。当LE由低电平变为高电平时，锁存了输入端ABCD的状态，译码输出也相应地保持不变，即CD4511为上升沿锁存。 因此，显示驱动程序如下(假设将30H单元作为个位显示缓冲区，31H 单元作为十位显示缓冲区，32H单元作为百位显示缓冲区，33H单元作为千位显示缓冲区)： 第 7 章 数字信号输入/输出接口电路 MOV R0,#30H ; 取显示缓冲区首地址; 显示个位MOV A,R0ORL A,#1110 0000B ; 屏

57、蔽千、百、十位ANL A,#1110 1111BMOV P1,A; 将个位显示信息送P1SETB Acc.4 ; 使P1.4为高电平，数码不变，再送P1口MOV P1,A; 显示十位INC R0MOV A,R0 ORL A,#1101 0000B ; 屏蔽千、百、个位ANL A,#1101 1111BMOV P1,A; 将十位显示信息送P1SETB Acc.5 ; 使P1.5为高电平，数码不变，再送P1口第 7 章 数字信号输入/输出接口电路 MOV P1,A; 显示百位INC R0MOV A,R0ORL A,#1011 0000B ; 屏蔽千、十、个位ANL A,#1011 1111BMOV

58、 P1,A; 将百位显示信息送P1SETB Acc.6; 使P1.6为高电平，数码不变，再送P1口MOV P1,A;显示千位INC R0MOV A,R0ORL A,#0111 0000B ; 屏蔽十、百、个位ANL A,#0111 1111BMOV P1,A; 将千位显示信息送P1SETB Acc.7; 使P1.7为高电平，数码不变，再送P1口 MOV P1,A 第 7 章 数字信号输入/输出接口电路 (3) 在MCS-51系列单片机中，I/O端口与外部RAM统一编码。因此，当系统中所需的外部RAM容量小于32 KB时，可通过I/O口输出显示代码，如图7-13(c)所示。 显然，当A15、A1

59、4为10时，74LS138译码输出有效。由于个位、十位、百位、千位锁存输入端LE分别接74LS138译码器的端，因此各位端口地址为： 个位 8000H 十位 8001H 百位 8002H 千位 8003H 第 7 章 数字信号输入/输出接口电路 可以使用如下显示驱动程序将显示缓冲区内容送LED显示器。MOV R0,#30H ; 取显示缓冲区首地址MOV DPTR,#8000H ; 将LED显示管首地址送数据指针DISP: MOV A,R0MOVX DPTR,A ; 输出显示数据INC R0INC DPTRCJNE R0, #34H, DISP 第 7 章 数字信号输入/输出接口电路 2. 动态

60、显示方式动态显示方式LED显示器显示器 图7-14 由P1口输出的LED动态显示接口电路 afbecgdp764219105abcdefgdpafbecgdp764219105abcdefgdpafbecgdp764219105abcdefgdpafbecgdp764219105abcdefgdpafbecgdp764219105abcdefgdpafbecgdp764219105abcdefgdp712693P1.0P1.1P1.2P1.3Y0Y1Y2Y3Y4Y5Y6Y7ABCE1E2E3Y0Y1Y2Y215141312111097123465IC238IC37549274LS04IC4Y5