数电复习资料

1、一、考试时间一、考试时间2013年年7月月4日日14：0016：00二、考试题型二、考试题型1、判断题（、判断题（10分）分）2、填空题（、填空题（10分）分）3、选择题（、选择题（10分）分）4、化简及电路分析题（、化简及电路分析题（40分）分）5、电路设计题（、电路设计题（30分）分）三、成绩构成三、成绩构成1、平时成绩、平时成绩30%2、考试成绩、考试成绩70%第一章第一章 数制与编码数制与编码1、二进制、十进制、八进制、十六进制间的转换、二进制、十进制、八进制、十六进制间的转换2、带符号数的原码、反码和补码、带符号数的原码、反码和补码 3、二进制编码：自然二进制码、格雷码及其相互、二进

2、制编码：自然二进制码、格雷码及其相互转换转换4、BCD码：码：8421BCD码、余三码码、余三码例例 题题1. （97.75)10=（? )2 =（? )8=（？（？)16 =( ? )8421BCD =( ? )余余3码码2. 37的原码、反码、补码，码长的原码、反码、补码，码长n=8. 原码：原码：10100101 反码：反码：11011010 补码：补码：11011011第二章第二章 逻辑函数及其化简逻辑函数及其化简1 1、逻辑代数的基本运算及复合运算、逻辑代数的基本运算及复合运算 与、或、非、与非、或非、与或非、与、或、非、与非、或非、与或非、同或、异或同或、异或的运算符、门电的运算符

3、、门电路符号、运算规则路符号、运算规则 2 2、逻辑运算基本公式及常用规则、逻辑运算基本公式及常用规则 求反函数、对偶函数求反函数、对偶函数3 3、逻辑函数表示方法、逻辑函数表示方法 1 1）真值表）真值表 2 2）逻辑函数表达式：与或表达式；或与表达式；）逻辑函数表达式：与或表达式；或与表达式；最小项表达式；最小项表达式；最大项表达式最大项表达式 3 3）逻辑电路图：）逻辑电路图： 由电路图写逻辑表达式；由逻辑表达式到电路图；由电路图写逻辑表达式；由逻辑表达式到电路图；4 4、卡诺图化简卡诺图化简（四变量以内）（四变量以内） 求逻辑函数的最简与或表达式和或与表达式求逻辑函数的最简与或表达式和

4、或与表达式例例 题题1.逻辑函数逻辑函数 的最小项表达式为的最小项表达式为，最大项表达式为最大项表达式为， 反函数为反函数为，对偶函数为，对偶函数为。2.卡诺图化简逻辑函数卡诺图化简逻辑函数 (1) 求出最简的与或表达式求出最简的与或表达式; (2) 求出最简的或与表达式；求出最简的或与表达式； 答案答案：( ,)F A B CABAC( , ,)(1,3,6,7,8,12)(4,9,11)F A B C Dmd ()()()FACABD BCDFBDABCACD第三章第三章 组合逻辑电路组合逻辑电路1、集成电路主要电气指标、集成电路主要电气指标 集成电路输出结构及其特点：集成电路输出结构及其

5、特点： 推拉式输出；开路输出；三态输出推拉式输出；开路输出；三态输出2、常用组合逻辑模块的功能、常用组合逻辑模块的功能 加法器加法器7483 比较器比较器7485； 3-8译码器译码器74138； 数据选择器数据选择器8选选1、4选选1。3、组合逻辑电路分析组合逻辑电路分析1）由给定的逻辑图逐级写出逻辑函数表达式；）由给定的逻辑图逐级写出逻辑函数表达式；2）由逻辑表达式列出真值表；）由逻辑表达式列出真值表；3）分析、归纳电路的逻辑功能。）分析、归纳电路的逻辑功能。例例3.5 3.5 分析图分析图3.293.29所示的电路。所示的电路。图图3.29 3.29 例例3.5 3.5 的逻辑图的逻辑图

6、BIN/OCT124CIiYiEN0123Xi1iCOim(3,5,6,7)mmmm mmmmYYYY)CI,Y,(XCOm(1,2,4,7)mmmm mmmmYYYY)CI,Y,(X765376537653iiii74217427321iiii1由上式可得真值表如表由上式可得真值表如表3.153.15所示。所示。解：该电路由一个解：该电路由一个3 38 8线译码器和两个与非门组成，线译码器和两个与非门组成， 译码器的使能端均为有效。译码器的使能端均为有效。Xi Yi CIiCOi i0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 00 10 11 0 0

7、11 01 01 1功能：全加器电路功能：全加器电路4、组合电路的设计组合电路的设计设计步骤：列真值表设计步骤：列真值表写出适当的逻辑表达式写出适当的逻辑表达式画电路图。画电路图。其中第二步写逻辑表达式时根据设计要求有所不同：其中第二步写逻辑表达式时根据设计要求有所不同：1）用门电路设计：）用门电路设计：与或电路与或电路/与非与非-与非电路：卡诺图化简求最简与或表达式与非电路：卡诺图化简求最简与或表达式或与电路或与电路/或非或非-或非电路：卡诺图化简求最简或与表达式或非电路：卡诺图化简求最简或与表达式2）用）用3-8译码器译码器+与非门设计：写最小项表达式与非门设计：写最小项表达式 用用3-8

8、译码器译码器+与门设计：写最大项表达式与门设计：写最大项表达式3）用数据选择器设计：通过卡诺图降维得出数据选择器的）用数据选择器设计：通过卡诺图降维得出数据选择器的各位地址信号各位地址信号Ai和各路数据和各路数据Di的表达式的表达式5、逻辑险象的判别和消除、逻辑险象的判别和消除：用与非门设计一个举重裁判表决电路。设举重用与非门设计一个举重裁判表决电路。设举重比赛有比赛有3 3个裁判，一个主裁判和两个副裁判。杠铃完个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并来确定。只有当

9、两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。且其中有一个为主裁判时，表明成功的灯才亮。设主裁判为变量设主裁判为变量A A，副裁判分别为，副裁判分别为B B和和C C；表示成功与；表示成功与否的灯为否的灯为Y Y，根据逻辑要求列出真值表。，根据逻辑要求列出真值表。 1 A B CYA B CY0 0 00 0 10 1 00 1 100001 0 01 0 11 1 01 1 10111 2 ABCCABCBAmmmY765 ABC0001111001ABACY& 3 化简 4 111Y= AB +AC 5 ACABY 6 第四章第四章 时序电路的分析时序电路

10、的分析1、时序电路和组合电路的区别，时序电路的分类、时序电路和组合电路的区别，时序电路的分类2、各类触发器的特性方程、各类触发器的特性方程 (JK,D，T) 不同类型触发器之间的转换不同类型触发器之间的转换3、同步时序电路的分析同步时序电路的分析由触发器构成的米里型由触发器构成的米里型/莫尔型同步时序电路的分析莫尔型同步时序电路的分析步骤：分析电路类型步骤：分析电路类型写激励方程和输出方程写激励方程和输出方程求求次态方程次态方程状态表、状态图状态表、状态图功能。功能。例例4.1 分析图分析图4.27所示电路的逻辑功能。所示电路的逻辑功能。图图4.27 4.27 例例4.14.1逻辑图逻辑图Q2

11、CP1J1KC1Q1X11J1KC1=111zFF1FF1FF2FF2解：解： 首先分析电路的组成结构。首先分析电路的组成结构。 此电路中含有两个由同一个此电路中含有两个由同一个CP时钟触发时钟触发JK触发触发器器(状态变量为状态变量为Q2Q1)，一个输入信号，一个输入信号x，一个输出信号，一个输出信号z显然输出与输入有关，因此这是米里型电路。显然输出与输入有关，因此这是米里型电路。 列出电路的激励方程和输出方程。列出电路的激励方程和输出方程。 根据电路逻辑图，该电路的激励方程和输出方程根据电路逻辑图，该电路的激励方程和输出方程分别为：分别为：221112121 J1JKxQKzQ Q xQ

12、Q x (4.1) (4.2) (4.3) 求电路的次态方程。求电路的次态方程。 由式由式(4.1)和和(4.2)以及以及JK触发器的特征方程，可得该触发器的特征方程，可得该电路得次态方程为：电路得次态方程为：nnnQKQJQ1JK触发器得特征方程：触发器得特征方程：nnnnnnnnnQQKQJQQQxQKQJQ111111121222212)( (4.4) (4.5)01/011/010/000/100/010/011/101/0 x0100011110zQQnn/1112nnQQ12(d)001001111/10/00/01/00/01/00/11/0Q2Q1x/z(e) 作电路的状态表和

13、状态图作电路的状态表和状态图5)该电路是一个同步模该电路是一个同步模4加加/减计数器。减计数器。4、集成计数器集成计数器74163的功能及应用的功能及应用（如何构成任意模（如何构成任意模N的计数器、的计数器、N分频器）分频器）74163：同步清零、同步预置十六进制加法计数器：同步清零、同步预置十六进制加法计数器例：用一片例：用一片74163加少量门电路设计按如下计数规律循环计数的加少量门电路设计按如下计数规律循环计数的计数器。计数器。 计数规律：计数规律：0，1，2，3，4，5，8，9，10 要求：（要求：（1）写出）写出74163各输入端的表达式各输入端的表达式 （2）画出电路图。）画出电路

14、图。 解解(1)203210311;1000;TPCTCTLDQ QD D D DCRQ Q例例4.7 试分析图试分析图4.51所示的电路，所示的电路，74163实现的是模几计数器？画出状态图。实现的是模几计数器？画出状态图。输出输出Z如何变化，此电路是何功能？如何变化，此电路是何功能？解：解：74163的低的低3位构成了模位构成了模5计数器。当计数器。当Q2Q1Q0=000,001,010,100时，时，4选选1MUX的的Z=1，当为，当为011时，时，Z0。如此反复，输出。如此反复，输出z为为11101 11101 11101P=55、集成计数器、集成计数器74192：异步清零、异步预置的

15、十进制加：异步清零、异步预置的十进制加/减计数减计数器器6、集成移位寄存器集成移位寄存器74194的功能及应用的功能及应用（环形、扭环形计数器电（环形、扭环形计数器电路）路）例：画出右图所示例：画出右图所示74194复位后的复位后的状态图，实现的是模几计数器？状态图，实现的是模几计数器？第五章第五章 同步时序电路的设计同步时序电路的设计1、同步时序电路的建模、同步时序电路的建模2、状态等价、状态等价 状态化简状态化简3. 状态图和状态表之间的相互转换状态图和状态表之间的相互转换4、用触发器实现同步时序电路（、用触发器实现同步时序电路（D、JK） 1）编码状态表）编码状态表(状态表状态表+编码分

16、配表编码分配表) 2）求次态方程）求次态方程&输出方程输出方程(将编码状态表的每列将编码状态表的每列次态和输出单独进行卡诺图化简次态和输出单独进行卡诺图化简) 3）求激励方程）求激励方程(将次态方程跟触发器的特征方程将次态方程跟触发器的特征方程比较比较) 4）画逻辑电路图）画逻辑电路图 5）自启动能力的检查及修改方法）自启动能力的检查及修改方法状态表的化简：判断两个状态是否等价的具体条件如下：状态表的化简：判断两个状态是否等价的具体条件如下： 第一，在所有可能的输入条件下都有完全相同的输出；第一，在所有可能的输入条件下都有完全相同的输出； 第二，在所有可能的输入条件下次态等价。第二，在

17、所有可能的输入条件下次态等价。找出所有等价状态找出所有等价状态S1S3S2S4S5S6S7，化简后的，化简后的状态表：状态表： 建模：1101序列检测器，序列可重叠。znnnQQQ0121n01n11n2QQQ0000010001011001111100101000100000 x1011100110 xxx1x111xxx已知某同步时序电路编码状态表如下，试用已知某同步时序电路编码状态表如下，试用JK触发器和触发器和D触发器触发器分别实现此电路。分别实现此电路。（1）求次态方程、输出方程、激励方程）求次态方程、输出方程、激励方程（2）画出电路图）画出电路图（3）此电路是否具有自启动能力？）此

18、电路是否具有自启动能力？znnnQQQ0121n01n11n2QQQ0000010001011001111100101000100000 x1011100110 xxx1x111xxx次态方程次态方程输出方程输出方程求求DFF激励方程激励方程nnQQ112nnQQ011nnQQ210nnQQz12D触发器特征方程：激励方程：21nDQ10nDQ02nDQ1nQDnQD12nQD0102nDQ逻辑电路如图所示：逻辑电路如图所示：nnQQz12000011100001111110/0/0/0/0/1/0010101/1/0电路没有自启动能力电路没有自启动能力修改方法：修改方法：1、给某一无效状态规定一个确定的次态，从而打破堵塞循环、给某一无效状态规定一个确定的次态，从而打破堵塞循环序列而进入有效序列中。序列而进入有效序列中。2、对触发器加清零或置位信号，强迫计数器脱离堵塞循环序、对触发器加清零或置位信号，强迫计数器脱离堵塞循环序列而进入列而进入有效序列。有效序列。 第七章第七章 可编程逻辑器件及其应用可编程逻辑器件及其应用1、PLD的结构及内部电路的表示方法的结构及内部电路的表示方法2、SPLD：PROM、PLA 、PAL 、GAL各自的特各自的特点点3、用、用PROM 、PLA实现逻辑函数实现逻辑函数例例7.1 试用适当容量