4位加减法并行运算电路包括拓展8位

1、4位加减法并行运算电路（包括 拓展8位）二。一二二。一三学年 第一学期电子信息工程系脉冲数字电路课程设计报告书班 级：电子信息工程（DB）1004班课程名称：脉冲数字电路课程设计学 时：1周学生姓名：学 号：指导教师：廖宇峰二。一二年九月、设计任务及主要技术指标和要求?设计目的1 .掌握加/减法运算电路的设计和调试方法2 .学习数据存储单元的设计方法。3 .熟悉集成电路的使用方法。?设计的内容及主要技术指标1.设计4位并行加/减法运算电路。2,设计寄存器单元。3 .设计全加器工作单元。4 .设计互补器工作单元。5 .扩展为8位并行加/减法运算电路（选作）?设计的要求1 .根据任务，设计整机的逻

2、辑电路，画出详细框图和总原理图。2 .选用中小规模集成器件（如74LS系列），实现所选定的电路。提出器材清单。3 .检查设计结果，进行必要的仿真模拟。二、方案论证及整体电路逻辑框图?方案的总体设计步骤- 因为参与运算的两个二进制数是由同一条数据总线分时申行传入，而加法运算的时候需要两个数的并行输入。 所以需要两个寄存器分别通过片选信号，依次对两个二进制进行存储，分别在寄存器的QaQbQcQd端口将两个4位二进制数变成并行输出；步骤二 为了便于观察置入两个4位二进制数的数值大小，根据人们的习惯， 在寄存器的输出端，利用两个七段译码器将二进制数转化为十进制数；步骤四步骤三 通过开关选择加/减运算方

3、式;若选择加法运算方式，对所置入数送入加法运算电路进行运算;即：(0011)2 (0110)2 (1001)2 9【十进制：3 6 9】又或：(1011)2 (0100)2 (1111)2 15【十进制：11 5 15】步骤五若选择减法运算方式，对所置入数送入减法运算电路进行运算；即：(0111)2 (0101)2 (0010)2 2【十进制：7 5 2】又或：(0011)2 (1101)2(1010)2 10【十进制：3 13 10】步骤六为了便于观察最后的计算结果，以及对最后的计算结果的正确性能做出快速的判断，根据人们的习惯，同上，将计算出的结果输入七段译码器 进行译码显示。?方案的讨论【

4、细节一】用片选信号Load A / Load B控制寄存器的时候，片选信号可以由数字开关实现，也可以由时序脉冲实现，考虑到实际器件中的运用，选择 数字开关作为片选信号。【细节二】寄存器应设置有初始化置零(五EAR端口)功能，能对运算进行置零处理，增强对加/减寄存器的控制。【细节三】通过资料【】可以知道，减法可以转化成加法，进行运算，即A B A B(B的反码)1,所以减法器可以在加法器的基础上完成。将减数通过互补器进行运算，求出补码，即可以在加法器的基础上进行减法的运算。【细节四】利用数字开关来选择+/-的运算方式。【细节五】 作十以内的加法运算的时候，结果可能是018,然而译码器只能 显示0

5、9的范围，所以需要增加一篇译码器，显示计算结果的十位，同时 对计算的结果需要做一定的处理，使其各位能正常显示。【细节六】 作减法运算的时候，会出现减数 A小于被减数B的情况，这个时 候结果为负数，所以需要增设一位显示符号的译码器，对负号进行显示。另 外个位显示的译码器只需要显示计算结果的绝对值，需要对计算结果进行取 反处理。【细节七】作为结果显示的7段式数码管有两种接法，根据选择的数码管的 种类，决定数码管的连接方式，所以连接电路前，首先要判断数码管是共阴 极还是共阳极。? 整体电路逻辑框图1串行输入的两个* *尸,、1'并行输JI并行输，I数码管显示L数码管显示F关选择运算方全加器对

6、数1和数2互补器：求数2全加器：对处译码显示三、单元电路设计?寄存器【寄存器的设计思路】同一根总线上的两个四位二进制数要依次存储到2个不同的寄存器中，并行输出。首先得建立一个片选信号 Load A / Load B ；片选信号利用数字开关实现，将传输线的数据分别通过数字开关 Load A 和Load B接入到两个寄存器的右移端口 Dsr,数据传输之间开关先全部保 持关闭状态；当输入A的数据时，打开A寄存器的数字开关Load A, 4位二进制数 即可存储在寄存器A中，并在寄存器的输出端口 Q3 Q2 Qi Q。变成并行输出；当数据A传送完毕后，关掉开关Load A,打开寄存器B的开关Load B

7、, 则第二个4位二进制数存储在寄存器中，同理在寄存器 B的输出端口Q3 Q2 Qi Q。变成并行输出。【寄存器利用74LS194实现】图1 74LS194的外引脚排列图B 1 2 kJ & Q Q Q Q siCRf 决 o 1 2. J L p s D D D D s c16VcSQi Qa QjCP % 0CR Sr Dq D 】D? D a SV ss表1 74LS194的功能表功输入输出能CPCRS1S0dsr SRDSLD0D1D2D3Q0Q1Q2Q3清除X0XXXXXXXX0000送数111XXabcdabcd左移101dsrXxXXXD SRQ0Q1Q2右移T110XDS

8、LXXXXQ1Q2Q3D SL保持100XXXXXXQnQ；Q；Q31保持1XXXXXXXXQ；Q1nQ；Q31图2寄存器单元的设计VCC?加法器【加法器的设计思路】首先，我最先想到的是课本中的全加器的知识，即：两个异或门、两个 与门和一个或门组成全加器，可实现一位二进制加逻辑运算。由此联想，可 以在一位二进制加逻辑器的基础上，实现 4位二进制全加器。也就是四个全 加器通过串行进位的方式，将低位的进位输出信号接到高位的进位输入端， 四个全加器依次串行连接，并将最低位的进位输入端接逻辑“0”，就组成了一个可实现四位二进制数并行相加的逻辑电路。可是这样的电路需要多个门电路， 且电路复杂，有没有直接

9、集成的电路 可以实现多位数的加法呢，集成的加法运算电路不仅可以化简电路的接线、 计算，而且在实际电路的制作中更可以减少成本，节约资源。通过查阅资料【】，得到可以利用超前进位产生器 74LS283实现四位二进制数并行相加。但是加法的结果处理却存在一个问题，在进行了A、B两个数的加法以后，由于译码显示器只能显示 09,当A B> 9时不能显示，所以需要用到两个译码器，其中一个表示计算结果的十位，另一个表示计算结果的各位；我的想法是，若A B> 9,超前进位加法器74LS283的进位信号为1, 接入到第二个译码器中，使计算结果的十位直接显示为1;表示个位的译码器，可以将计算结果减去10（

10、同于以上的减法器的思想， 就是加上二进制数值0110）,此时译码器显示的结果等于原本的计算结果的个位。最终使得两片译码器的显示结果即为计算结果所以针对加法的计算结果大于 9的情况，对计算结果加上(0110) 2,即 可得修改后的真值表如下：表2 74LS283输出结果的修改真值表输出对应 十进 制数 数值转换的关系译码 器十位 显示 数字译码 器个位 显示 数字C4S3S2SiSoCi0 0 0 0 0 00X00 0 0 0 1 01X10 0 0 1 0 02直X20 0 0 1 1 03接X30 0 1 0 0 04对X40 0 10 105应X50 0 110 06X60 0 1110

11、7X70 1 0 0 0 08X80 10 0 109X90 10 10 110100 10 11111110 1 10 0 112需1201101113要1301110114转1401111115化1510000016161000101717100100181810011019XX10100020XX10101021XX10110022XX10111023无XX11000024关XX11001025项XX11010126XX11011127XX11100128XX11101129XX11110130XX11111131XXy s&ssd s&ssd s&ssd ses

12、so sesso 83sss se ss（式3）Y C4（式 4）c4?s4s3?s4s2由式3、式4可得Y=C 4 +S4G +S4s2=C4 +S4s3+S4S2即：实现功能转化需要两个与门、一个三输入与非门、一个非门既可以实现【加法运算电路利用74LS283实现】图3 74LS283的外引脚排列图匕c 当 S? gj小闻GooadaoaoIIIIIIII161514 13 12 11 10 974LS2 83SSb 30 Aq Q-i图4加法运算器单元的设计U1121435A4A3A2A1SUM_4SUM_3SUM_2SUM 110131479C0C474LS283NB4B3B2B111

13、1526U3Ar>74LS86DA4SUM 4A3SUM 3A2SUM 2A1SUM_1B4B3B2B1C0C4U27974LS283N111526121435101314U5A o74LS08DU6AU7AU4A7427N74LS04D74LS08D判断A+B>?9 ,若大于9,即加上110?互补器【设计互补器的目的】由资料口知，减法运算的原理是将减法运算变成加法运算进行的。而 74LS283既能实现加法运算，又可实现减法运算，从而可以简化数字系统结 构。若n位二进制原码为N原，则与它相对应的2的补码为N补=2n - N原（式1）补码与反码的关系式为N补=N反+ 1（式2）当电路

14、的功能为计算两个数 A、B相减时，利用式1和式2可得A -B = A+B 补-2n = A+B 反 + 1 - 2n所以只要求得减数的反码，即可利用加法器对两个数进行减法运算。【互补器的设计思路】首先我想到的是将B逐位求反，然后再与1相加，可是这要用到4个非 门，一个全加器，和一个置1的开关；但是这里又有一个麻烦，我们首先必须判断这个数字B前的符号问题，即判断到底是进行何种运算。联想到我们之前有一个加减选择的开关，那么 可以置1的开关可以和这个加减选择的开关进行化简， 从而直接对B进行转 化。因为B 1 B, B ° B ,所以可以设置一个开关，低电平的时候表 示是选择加法运算，高电

15、平选择减法运算，然后这个开关与B输出的每一位 数字一次进行异或运算；即当我们选择加法运算的时候，是低电平 （也就是0）,即数字B与0进 行异或运算，所得到的结果仍然是 B;当我们选择减法运算的时候，开关是高电平 （也就是1）,数字B与1进行异或运算，所得的结果则是B这样所得到的结果再送入到 74LS283中，选择力口法时，74LS283的输出结果是A B ；选择减法的时候，将进位输入端接逻辑 1（直接接在加/减选择 开关上，此时的开关即为1）以实现加1,由此求得B的补码。加法器相加的 结果为A B 1。【互补运算单元利用异或门74LS86实现】图5 74LS86的内部图14 1312 11 1

16、098设计结果如下:互补运算器单元的设计VCC5VU2A_4_6-_9_ -10-1_c 11数据BU1A B C DSLSRS0S1CLR>CLKQA QB QC QD1514131274LS86NU2BA74LS86NU2Cx>74LS86N74LS194NU2DIZ>74LS86N?减法器12143111526A4A3A2A1B4B3B2B1C0SUM_4 SUM二3 SUM_2 SUM1C474LS283N10131图7.1减法运算器单元的设计：AB时U1VCC 5V 数据AA B C DQA QB QC QD151413121214357 SL ZZ SRCLRCL

17、K74LS194D数据B6_| DQA QB QC QD15_1413127- SL J SRS0CLR-H-CLKU2AT>74LS86NU2Bx>74LS86NU2C74LS86NU2DA74LS86N111526A4SUM4A3SUM3A2SUM2A1SUM1B4B3B2B1C0C474LS283N当A>B时101314-两数相减的结果直接是的反码+174LS194D图7.2减法运算器单元的设计：AV B时复数控制符号的输出当A<B的时候计算结果是负数，译码器要显示负号U5A A 74LS86NU5B A 74LS86N U5C74LS86NU5D-4 5-6 7

18、 22 9- w-2-74LS86N?译码显示器【译码显示电路的目的】为了让输入的二进制的数值大小和输出结果的输出大小便于观测、做粗略的正确性判断，按照人们的阅读习惯，想设计一个二进制转化成十进制的 译码器，并通过数码管之间显示数值的大小。通过查阅资料，得以知道74HC4511可以进行4位二进制的译码，结果 直接显示在7段式译码管中。【译码显示单元电路的设计思路】为了让输入的二进制的数值大小和输出结果的输出大小便于观测、做粗略的正确性判断，按照人们的阅读习惯，想设计一个二进制转化成十进制的 译码器，并通过数码管之间显示数值的大小。通过查阅资料，得以知道74HC4511可以进行4位二进制的译码，

19、结果 直接显示在7段式译码管中。在输入数据的时，直接将两个寄存器的输出端口 Q3 Q2 Q1 Q0的对应接在74HC4511的D3 D2 D1 D。四个端口上，即可直接显示输入的两个四位二进制数值的十进制数值大小；在进行加法运算的时候，由于两位十以内的加法计算结果在 018之间, 所以输出结果需要两位译码器， 一个译码器显示计算结果的十位，一个译码器显示计算结果的个位。因为十位只会显示 1,所以可以直接判断计算结果 大于9,然后给译码器置1,而各位的显示需要将计算结果减去 10,根据同 上的减法思想，也就是加上二进制的 110进行处理。减法则不需要显示十位（减法的计算结果09）。在进行减法运算

20、的时候还会出现被减数 A大于减数B的情况，导致计 算的结果是负数，这个时候需要再添加一个数码管显示符号。【译码显示单元电路利用 74HC451化段数码管实现实现】图8 74LS4511引脚图? lwoitjw电义工唐蚂; gpriarAi'eirhxfi表3 74HC4511功能表十进制 数 或功能输入输出LEBeLTD3D2D1D0abcdefgw0LHHLLLLHHHHHHL01LHHLLLHLHHLLLL12LHHLLHLHHLHHLH23LHHLLHHHHHHHLH34LHHLHLLLHHLLHH45LHHLHLHHLHHHHH56LHHLHHLLLHHHHH67LHHLHHH

21、HHHLLLL78LHHHLLLHHHHHHH89LHHHLLHHHHHHHH910LHHHLHLLLLLLLL熄火11LHHHLHHLLLLLLL熄火12LHHHHLL13LHHHHLH14LHHHHHL15LHHHHHH灯测试 X X L X X X灭 面LLLLLLLLLLLLLLLLLLLLLLLLLLLLHHHHTXLHXXXXLLLLLLLHHHXXXX*X I HHH熄灭 熄灭 熄灭 熄灭8熄灭*在实际电路中，7段显示数码管有两种，一种是共阴极，一种是共阳极, 根据其类别的不同，组装方式也不同，如下图所示：图9 7段式数码管的两种接法-5V地外丫城.U）结构和引脚W推阴极接怯仁上

22、去阳极接法四、电路性能仿真调试?实际电路性能仿真调试结果【进行仿真时的完整电路图】U13U7U8U1VCCVCC5VCAVCC5VDCD HEX BLUEVCCA1nnDCD HEX BLUEU6101A39C0C474LS283NU3BU9AKey = 231A8Key = 20A4A3A2A1B3B2B1Key = 274LS04NSUM_4SUM_3SUM_2SUM_1U5A74LS86N4 A9 KeyA2 Key = 2A4 Key = 2Key = 2U2A74LS86NU23A二74LS86NU4Aa >74LS08NDCD_HEX_BLUECAJBBl180 QA4A3A

23、2A1U112(21 2222 23DCD HEX BLUE【无进位的加法运算】(0011)2(0110)2(1001)2U14A124-C0U21A74LS08NB4B3B2B174LS08N14 一U19AU10A 1374LS04NU20A1_- 74LS86DLS86N U16A74LS86NU17A74LS86NU18ASUM_4 13SUM 3 13SUM二2 二4SUM_1 4C4 93374LS283N19 U22A-A 7427N7402N【十进制：3 6 9】H II-OCD_HEH.BLJ£口L1ELA74LSD1IJUMA74LHIa74JJ3Jr4l中:彳电

24、； x5-U14AU1MASwKer-3x>-FL sawUM，U1CA将74LS041!邮-iZFTSS_T4L50EM【有进位的加法运算】【十进制：7 5 12】(0101)12平pen HE 菸日lUECa HfeK HLfeJbr/蟹工口U”YTI74LE04MM ，工*74LS49Uit>U21A74L5KD7-102N1*LSUHHT>74LS2GNr1E 3 C I(0111)2(1100)2UflAfiVt£E> MLJt 廿LUk74Li='bhUIMllLSMKU17A2Z-VJJ MRN7:R褥 口LiO'A74LSMNL

25、20A【十进制：7 5 2】【A B时的减法运算】(0111)2 (0101)2 (0010)2 2LfcCD HtK HL JbOttl HbK HLUt7JL S-3-5Ht-T/口 ！1加匕13LU1DAII I KA74L3帆74L 3041HI?7dL 3W1HJTH力T4I窜网174LS£NKe- j - 2，蹩HU14A q7 LEW EH：MF"U&A20UM或FDChFK.BI IFLkoc i* 电口一年黑HU22A1J27Nr>【A B时的减法运算】(0011)2 (0111)2(0100)24【十进制：3 7452H州U14AU3日 产

26、FdJ SMr-J!T4LSCSN五、完整电路图及元器件列表?整体电路图Mn4/A?ueulb WEn DCD2 一一8AArzuHI-On8 1R丁 SU2 U二 MUCAPR7U 彳u EHrB WPR eCDMsnsk7eu MS85k7令u MS85k7AwDK85IH7MSHSL7MS85L7*uMS85U7OJUnhs14/4AvunuohmozXYmwbtsl=7ac e 邑 2D OB 台1 -Mus 4a n Mus nA J Mus OA 4 Mus 4aEHEDAEMmwoohmo/AwAsu mwoohmo/ AUMAffiu mwoohmo/ AH aazu mwoo

27、hmo/ aA2U零置化始初B= vyKRtfaoL61 14HC Q Q8 QAB陌pSRss CCGV5 ccv器件型号器件功能器件数量备注单刀双掷开关片选信号选择1开关初始化置零 加减法选择器 （数字的置入）1074LS194移位寄存器274LS283超前进位加法器274LS86异或门974LS04非门274LS08与门27402或非门17427三输入同或门1DCD_HEX_BLUE七段式数码显示管5导以若干电源15V六、设计总结设计成果的评价本次课程设计的结果比较满意。不仅独立设计出每个单元电路，并且经过整合化简，完成了完整的电路 图。并对整体电路进行了仿直，通过数码管，使输入数以及计

28、算结果都一目 了然，可以便于观察，并做粗略的正确性判断。设计的特点通过右移寄存器将同一总线上的两个四位二进制数据依次存储，并变成 并行输出；寄存器设置了清零端口，并可以通过片选信号Load A / Load B选择存 储数据A和数据B的时间、顺序；利用超前进位加法器进行两个四位二进制数的加法，使加法电路大大简 化；利用了减法与加法的转换关系，通过对减数进行处理，用加法的方式作 减法运算，同样利用超前进位加法器，利于电路的简化；巧妙地利用了开关个门电路，实现了加减法运算的选择、减数的求反码、 求补码的运算、符号的生成；设置了进位端口，可以表示出两位数计算结果的十位，并可以表现出负 数的计算结果的

29、符号；设置了数码管对输入的数据以及最后的计算结果进行了显示， 可以直观 表示参与运算的数和运算结果，符合一般人的观察习惯。亦便于粗略判断结 果的正确性。?设计存在的问题在实际仿真的过程中，利用开关总线置入数据，非常的麻烦，需要考虑 的时间脉冲，必须精确地控制输入的频率。所以在仿真的时候，直接采用的是开关置数的方法，对寄存器实现串行、 并行的功能没有进行考证。另外输入数据的时候，我预设了是进行的10以为的两位数的加/减法，而实际上，四位二进制的范围是 015.?设计心得这一次的课程设计做的非常的幸苦和曲折，首先我一共学习了三款仿真软件： Atium Designer 、proteus > Multisim , 最先选择 Atium Designer 的原因是它是Protel的升级，基于一个软件集成平台，把为电子产品开发 提供完整环境所需的工具全部整合在一个应用软件中。并且Altium Designer包含所有设计任务所需的工具：原理图和 HDL设计输入、电路仿 真、信号完整性分析、PCB设计、基于FPGA的嵌入式系统设