数字电子技术组合逻辑电路ppt课件

1、第4章 组合逻辑电路 数字电子技术第4章 组合逻辑电路 龙翔第4章 组合逻辑电路 4.1 组合逻辑电路的分析方法组合逻辑电路的分析方法数字电路分类：组合逻辑电路和时序逻辑电路。数字电路分类：组合逻辑电路和时序逻辑电路。组合电路逻辑功能特点：任意时刻的输出仅取决于该时刻的组合电路逻辑功能特点：任意时刻的输出仅取决于该时刻的输入，而与信号作用前电路原来的状态无关；输入，而与信号作用前电路原来的状态无关；时序电路逻辑功能特点：任意时刻的输出不仅取决于该时刻时序电路逻辑功能特点：任意时刻的输出不仅取决于该时刻的输入，而与信号作用前电路原来的状态有关。的输入，而与信号作用前电路原来的状态有关。图4-1

2、输入、输出组合逻辑电路的框图第4章 组合逻辑电路 图4-1中输出变量与输入变量之间可表示为： 组合电路的分析步骤： 1. 由已知的逻辑图，写出相应的逻辑函数式；2.对函数式进行化简；3.根据化简后的函数式列真值表，找出其逻辑功能。xxxfyxxxfyxxxfymnnmm,2121222111第4章 组合逻辑电路 例4-1试分析图4-3所示电路的逻辑功能，并指出该电路的用途。 图4-2 例4-1的逻辑图第4章 组合逻辑电路 解：1.由逻辑图，写函数式：2.化简得：3.列真值表：ABCCABCBABCAYCABCABY第4章 组合逻辑电路 4.2 组合逻辑电路的设计方法组合逻辑电路的设计方法组合电

3、路的设计分为：SSI设计和MSI设计，SSI设计的基本单元电路为门电路，MSI设计的基本单元电路为中规模集成电路。组合电路的设计步骤： 1. 进行逻辑抽象；2. 写出逻辑函数式；3. 选定设计所用器件的类型；4.化简或变换；5.画逻辑图。第4章 组合逻辑电路 组合逻辑电路设计过程组合逻辑电路设计过程第4章 组合逻辑电路 例例4-2设计一个三变量的多数表决电路。当输入变设计一个三变量的多数表决电路。当输入变量中有两个或两个以上同意时，提议被通过；否量中有两个或两个以上同意时，提议被通过；否则，提议不被通过。则，提议不被通过。第4章 组合逻辑电路 解：1.进行逻辑抽象：第4章 组合逻辑电路 2.写

4、出逻辑函数式：3.选定器件类型为小规模集成电路的设计。 4.化简得： 5.画逻辑图：ABCCABCBABCAYCABCABY第4章 组合逻辑电路 4.3 若干常用的组合逻辑电路若干常用的组合逻辑电路4.3.1 编码器编码器 编码器是能够实现编码功能的电路。编码器是能够实现编码功能的电路。 1 二进制编码器二进制编码器1二进制普通编码器二进制普通编码器 3位2进制编码器框图第4章 组合逻辑电路 逻辑功能：将 编成000代码，将 编成001代码，依次类推，将 编成111代码。表4-3 3位二进制普通编码器的功能表 I0I1I7第4章 组合逻辑电路 7654321076543210765432107

5、65432102765432107654321076543210765432101765432107654321076543210765432102IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIY普通编码器的逻辑表达式：753107632176542IIIIYIIIIYIIIIY化简得：第4章 组合逻辑电路 3位二进制普通编码器的逻辑图 图图4.3.2 3位二进制编码器位二进制编码器8线线3线编码器）线编码器）第4章 组合逻辑电路 表4-4 3位

6、二进制优先编码器74LS148的功能表 2二进制优先编码器第4章 组合逻辑电路 SIIIIIIIIIIYSIIIIIIIIYSIIIIY7656436421076543542176542优先编码器的逻辑表达式：SIIIIIIIIYS76543210YS扩展端逻辑表达式SIIIIIIIISSIIIIIIIIYEX7654321076543210YEX扩展端逻辑表达式第4章 组合逻辑电路 3位二进制优先编码器的逻辑图 第4章 组合逻辑电路 例4-3试用两片74LS148实现一个16线-4线优先编码器，将 16个低电平信号编成11110000代码。要求 优先级最高。A15A0A15第4章 组合逻辑电

7、路 解：第4章 组合逻辑电路 4.3.2 译码器译码器译码器是能够实现译码功能的电路。1二进制译码器1译码器74LS138 二极管与门阵列组成的3线-8线译码器三位二进制译码器框图第4章 组合逻辑电路 中规模集成3位二进制译码器74LS138 第4章 组合逻辑电路 当 时，控制端有效，输出函数表达式为：01321SSS，AAAYAAAYAAAYAAAYAAAYAAAYAAAYAAAY02701260125012401230122012101201第4章 组合逻辑电路 表4-5 中规模集成3线-8线译码器74LS138的功能表 第4章 组合逻辑电路 例4-4试用两片74LS138实现一个4线-1

8、6线译码器，要求将4位二进制代码00001111分别译成16个低电平信号。第4章 组合逻辑电路 解：第4章 组合逻辑电路 双二-四译码器74LS139第4章 组合逻辑电路 第4章 组合逻辑电路 2显示译码器显示译码器:用于驱动显示器的译码器。七段半导体数码管，是由七段独立的发光二极管组成，通过这七段独立的发光二极管的不同点亮组合，来显示十个不同的数字。(a) 外形图 (b)共阴极 (c) 共阳极 图3-6 半导体数码管 第4章 组合逻辑电路 表4-6 七段显示译码器的真值表第4章 组合逻辑电路 写函数式：化简得：AAAAAAAAAAAAYAAAAAAAAAAAAAAAAYAAAAAAAAAAA

9、AAAAAAAAAAAAAYAAAAAAAAAAAAAAAAYAAAAYAAAAAAAAYAAAAAAAAAAAAY012301201233g0123012301230123f012301230123012301230123e0123012301230123d0123c01230123b012301230123aAAAAAAYAAAAAAAYAAAYAAAAAAAAAYAAAAAYAAAAAAAAYAAAAAAAAY012123g0112023f120e012012012d01223c01201213b13020123a第4章 组合逻辑电路 七段显示译码器7448的逻辑图 第4章 组合逻辑电路

10、 用七段显示译码器7448直接驱动共阴极的七段半导体数码管的驱动电路：图3-8 七段显示译码驱动电路第4章 组合逻辑电路 ：称为灯测试输入端，低电平有效。当 =0时，数码管显示数字8，表明该数码管正常工作；否则，数码管不能正常显示。数码管正常显示时，应令端接高电平。 ：称为灭零输入端，低电平有效，用于将无效的零灭掉。 ：称为消隐输入/灭零输出端，均为低电平有效。 LTLTRBIRBOBI第4章 组合逻辑电路 例4-6设计一个有灭零控制的10位数码显示系统，要求保留小数点后一位有效数字。解：第4章 组合逻辑电路 3. 用74LS138实现多输出逻辑函数的步骤：a) 将待求函数式化成最小项和的形式

11、，并转换成与非-与非式；b) 画逻辑图。例3-5试用74LS138实现多输出逻辑函数：CBABCBAZCACBAZCBACABCBZ321第4章 组合逻辑电路 解：a)将待求函数式化成最小项和的形式：转换成与非-与非式得：mmmmCBACABABCCBACBAABCBAZmmmCBABCACBACACBAZmmmmCBACABCBACBACBACABCBZ76504316521321mmmmmmmmZmmmmmmZmmmmmmmmZ7650765043143165216521321第4章 组合逻辑电路 b)画逻辑图：令 CABAAA012，第4章 组合逻辑电路 4.3.3 数据选择器数据选择器

12、数据选择器：是能够按照给定的地址将某个数据从一组数据中选出来的电路。1. 双四选一数据选择器74LS153图4-9 双四选一数据选择器74LS153的逻辑图第4章 组合逻辑电路 美国国家半导体公司美国国家半导体公司74HC153内部结构：内部结构：第4章 组合逻辑电路 美国菲利浦公司美国菲利浦公司74HC153内部结构：内部结构：第4章 组合逻辑电路 当 =0，即控制端有效时实现数据选择功能，输出逻辑函数式：S113012011010011SDAADAADAADAAY表4-7 双四选一数据选择器74LS153的真值表 第4章 组合逻辑电路 例4-7试用1个双四选一数据选择器74LS153接成1

13、个八选一数据选择器。第4章 组合逻辑电路 第4章 组合逻辑电路 2.八选一数据选择器74LS151图4-9八选一数据选择器74LS151的逻辑图第4章 组合逻辑电路 Motorola 74HC151结构图：第4章 组合逻辑电路 其函数式：DAAADAAADAAADAAADAAADAAADAAADAAAY70126015012240123012201210120012 表3-8 八选一数据选择器74LS151的真值表A2A1A0YY000D0D0001D1D1010D2D2011D3D3100D4D4101D5D5110D6D6111D7D7第4章 组合逻辑电路 3.用数据选择器实现逻辑函数的步

14、骤：1变换。2画逻辑图。例3-8用四选一数据选择器实现函数 。解：1变换：四选一数据选择器的输出函数式：令 ，并代入待求函数式得：CABCABZDAADAADAADAAY3012011010011BAAA01，10)(10010110010101100101011010011001AACAACAAAACAACAACAAAACAACAACAACAAAAACCAAACABCABZ第4章 组合逻辑电路 令所以可得：2画逻辑图：Y1Z 103210DCDCDD第4章 组合逻辑电路 4.3.4加法器加法器 半加：不考虑进位直接把两个二进制数相加。半加：不考虑进位直接把两个二进制数相加。全加：考虑低位来的

15、进位，把两个一位二进制数及低位送来全加：考虑低位来的进位，把两个一位二进制数及低位送来的进位一起相加。的进位一起相加。1一位半加器一位半加器 表表4-9 一位半加器的真值表一位半加器的真值表第4章 组合逻辑电路 由表3-14，可得出相应的函数式为画逻辑图： BACBABABASii1iiiiiiii一位半加器的逻辑图图图4.3.26 半加器得逻辑电路及逻辑符号半加器得逻辑电路及逻辑符号逻辑电路逻辑电路逻辑符号逻辑符号第4章 组合逻辑电路 一位半加器的逻辑符号： 图3-11 一位半加器的逻辑符号2一位全加器 表4-10 一位全加器的真值表第4章 组合逻辑电路 化简后的函数式为： 画逻辑图：CBB

16、ACACCBACBACBACBASiiiiii1iiiiiiiiiiiiii图4-34 一位双全加器74LS183的1/2逻辑图第4章 组合逻辑电路 一位全加器的逻辑符号：图4-12 一位全加器的逻辑符号 3串行进位加法器图4-13 四位串行进位加法器的逻辑图 第4章 组合逻辑电路 4. 超前进位加法器超前进位加法器iiiiiiCIBABACO)()(001011111111)()()()(CIPPPGPPPGPPGPGCIPGPGCIPGCOiiiiiiiiiiiiiiiiiiiiiiiiCIPGCO)(第4章 组合逻辑电路 4位超前进位加法器74LS283图图4.3.29第4章 组合逻辑电

17、路 例例 设计一个代码转换电路，将十进制的设计一个代码转换电路，将十进制的8421码转换成余码转换成余3码码第4章 组合逻辑电路 第4章 组合逻辑电路 第4章 组合逻辑电路 4.3.5 数值比较器数值比较器数值比较器:能够实现两个二进制数的大小比较功能的电路。1一位数值比较器 表4-11 一位数值比较器的真值表写函数式： BABAABBABAYYY）（）（）（BABABA第4章 组合逻辑电路 画逻辑图得： 一位数值比较器的逻辑图图图4.3.33第4章 组合逻辑电路 24位数值比较器)(0011223300112233112233223333)()()()()()()()()()()(BABAI

18、BABABABABABABABABABABABABABAY)(0011223300112233112233223333)()()()()()()()()()()(BABAIBABABABABABABABABABABABABABAY)(00112233)()()()()(BABAIBABABABAY第4章 组合逻辑电路 第4章 组合逻辑电路 以两片74LS85实现一个8位数值比较器的逻辑图： 第4章 组合逻辑电路 图4-16 8位数值比较器第4章 组合逻辑电路 4.4 组合逻辑电路中的竞争组合逻辑电路中的竞争-冒险现象冒险现象4.4.1 竞争竞争-冒险现象的产生冒险现象的产生竞争：是指门电路的两个输入信号同时向相反的逻辑电平跳变的现象。冒险:是指由于竞争的存在，在门电路的输出端可能出现尖峰脉冲的现象。图4-17 与门电路的竞争-冒险现象第4章 组合逻辑电路 图4-18或门电路的竞争-冒险现象第4章 组合逻辑电路 4.4.2 竞争竞争-冒险现象的判断冒险现象的判断只有一个变量状态发生变化情况，电路是否存在竞争-冒险的