「四位二进制除法器说明书」_第1页
「四位二进制除法器说明书」_第2页
「四位二进制除法器说明书」_第3页
全文预览已结束

付费下载

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、一、设计目的 1二、设计要求 1三、设计内容 13.1、除法的实现 13. 2、设计框图 13. 3、功能说明 13.4、VHDL程序源代码 23 .5、VHD L程序说明 3四、原理图和印刷板图 4PCB板图4Pro tel原理图5五、设计结论 6六、设计心得体会 6七、主要参考文献 7一、设计目的1 . 掌握电子电路的一般设计方法和设计流程；2 .学习使用PROTL软件绘制电路原理图及印刷板图。二、设计要求设计一个四位二进制除法器，具体要求如下：1 .用键盘输入两个四位二进制数，并用数码管显示输入数。2 .按除法键即显示相除结果。3. 除数为零时，数码管黑屏，不显示任何内容。三、设计内容1

2、、 设计过程要想实现四位二进制除法器，必须首先实现除法的功能。除法实现的方案可以用V HDL语言实现。整个四位二进制除法器包括：输入电路，判断电路，除法电路，译码电路和显示 电路。这些电路可以分别进行设计。2、设计框图3 .各个模块的功能说明整个四位二进制除法器的实现可以分为以下5个部分：输入电路：输入两个4位2进制数A和B。它是通过连着高电平的8个开关 来实现的。判断电路：判断 B是否为00它是通过1个 5输入同或门实现的。如果B为0,输出端输出高电平，使能端除法器不工作，显示器黑屏。除法电路：由VHDL语言实现的。它实现两个4位2进制数相除，并输出商y 和余数r.译码电路：由VHDL语言实

3、现的。它实现两个4位2进制数相除，并输出商y 和余数r.显示电路：将译码器译成的数用数码管显示出来。4. VHD L程序源代码？除法源代码1. . Library ieee;2. Use ieee.std_log i c _1164.all;3. E nti t y di v ide r i s4. Gen eric ( n : int e ger := 3 );5. Port( a, b : in int eger ran g e 0 to 15;6. y :ou t std_logi c _vec t o r ( 3 dow n to 0);7. rest:out integ e r ran g e 0 to 15;8. e rr : o ut st d_logic);9. En d d i v i de r ;10. Ar chitec t ure rt 1 of d iv i der is11. Begin12. Proc ess (a ,b)13. Variabl e t e mp 1 :in t eger rang e 0 to 15;14. Va r i a bl e temp2:in t e g

人人文库> 全部分类> 行业资料 > 信息产业

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论