08第8章中断.

1、9引言9.1.1为什么要用中断当CPU9外设交换信息时， 若用杳询的 方式，贝IJCPU就耍浪费很多时间去等待外设。 这样就存在一个快速的CPU9慢速的外设Z间的才丿百，这也是计算机在发展过程中遇 到的严重问题Z -0为了解决这个问题， 一方面要提高外设的工作速度；另一方面 发展了中断的概念。实现了中断，就何以 下好处：1.同步操作有了中断功能，就可以使CPU和外设同 时工作。CPU在启动外设工作后，就继续执 行主程序，同时外设也在工作，当外设把 数据准备好后，发出中断屮请，请求CPU中 断它的程序，执行输入或输出（屮断处理）， 处理完以后，CPU恢复执行匸程序，外设也 继续工作。而4有了屮断

2、功能，CPU可命令 多个外设同时匸作。这样人人提高了CPU的 利用率，也提高了输入输出的速度。2.实现实时处理当计算机用于实时控制时，中断是一个I分亜 要的功能。现场的各个参数、信息，可/E任何时 间发出中断申请,要求CPU处理:CPU则可以马 上响应（若中断是开放的话）并加以处理。这样的 及时处理血查询的工作方式下是做不到的。3.故障处理计算机在运行过程中,往彳匸会出现事先预料不 到的情况，或者出现一些故障如电源突跳、存储 出错、运算溢出等。计算机就可以利用中断系统 自行处理，而不必停机或报告工作人员。92中断源引起中断的原因，或能发出中断川请的來源，称为屮断源。通常中断源有以下儿种：（1）

3、一般的输入输出设备。如键盘、行打印机等。数据通道中断源。如磁盘、磁带等。实时时钟。在控制中，常要遇到时间控制,若Jinjijlfll介绍的川CPU执行段程序来实现延时的 方法，则在这段时间内,CPU不能干别的工作, 降低了CPU的利用率， 所以， 常用外部时钟电路, 为需要定时的时候，CPU发出命令，令时钟电路 （这样的电路的定时时间通常是可编程的即可 加程序来确定和改变的）丿I：始匚作，侍规定的时间 到了以后，时钟电路发出中断屮请，由CPU加以 处理。接入备用的电池供电电路，以保护存储器中的信 息。所以，在直流电源上并上大电容,使其因押 蠶解龍颗勰嘛鶴黠申请由计（5）为调试程序而设置的中断源

4、。个新的程序编 ；加好以后，必须经过反复调试才能正确可靠地匚 作。在程序调试时,为了检查中间结果，或者为 了J找号病所作，往往耍求在W巴设胃断点， 或进存也步I箱一次只执行 喙扌旨令）,这些就 要山中断系统來实现。9.1.3中断系统的功能为了满足上述乞种情况卜的中断要求，中断系统应该 具有如下功能:1.实现中断及返回为某一中断源发出中斷申请时,CPU能决定是否响应 这个中断i音求（FCPU在执行更紧急.更重要的丁作时. 町以暂不响应中断）.若允许响应这个中断请求,CPU必 须在现行的指令执行完丿二 把断点处的IP和CS值（即下一 条应执行的指令的地址八乞个寄存器的内容和标志位的 状态推入堆栈保

5、留卜來称为保护断点和现场。然后转 斜需咚处理中断源的服务杵!序（Interrupt Service Routine）的入口，同时清除中断请求触发器。当中断处理完后,再 恢父被保留下來的各个寄 器和标志位的状态 （称为恢复 现场） .恢复IP和CS值 （称为恢复断点），使CPU返冋断点， 继续执行匸程序。2.实现优先权排队在系统中通常有多个中断源，会出现两 个或更多个中断源同时提出中断请求的情 况，这样加册薜w标志位的状态保附卜來，以便亜新供电后能从断 辭WB导跚就必须要设计者出先根据轻重缓 急，给每个中断源确定一个中断级别 优先权。为多个中断源同时发出中断申请 时，CPU能找到优先权级别最高的

6、中断源, 响应它的中断请求；在优先权级别最高的 屮断源处理完了以后，再响应级别较低的 中断源。3.髙级中断源能中断低级的屮断处理当CPU响应某一中断源的请求,在进行中断处 理时，若仃优先权级别更高的中断源发出中断中 请，则CPU要能中断正在进行的中断服务程序; 保留这个程序的断点和现场（类似丁-子程序嵌套）， 响应高级中断，在高级中断处理完以后，再继续 进行被中断的中断服务程序。而当发出新的中断 小请的中断源的优先权级别与正在处理的中断源 同级或更低时，则CPU就先不响应这个中断屮请, 直至正在处理的中断服务程序执行完以后才去处 理新的中断申请。9.2最简单的中断情况CPU由于引脚的限制，它的

7、中断请求线 的数量是仃限的，例如8086只仃一条中断 请求线。最简单的情况当然是只有个小 断源，我们就从这个最简单的情况分析起。9.2.1 CPU响应中断的条件1.设置中断请求触发器每一个中断源，要能发出中断请求信号， 并H.这个信号能保持着，直至CPU响应这 个中断后，才可清除中断请求。故要求每 个中断源有一个屮断请求触发器A,如 图81所示。2.设置中断屏蔽触发器I大1为在实际系统中， 往往何多个中断源。 为了增加控制的灵活性，在每一个外设的 接口电路中，增加一个中断屏蔽触发器， 只有当此触发器为T时,外设的中断请求 才能被送出至CPU,如图82所示。可把8个 外设的中断屏蔽触发器组成一个

8、端口，用 输出指令来控制它们的状态。3.中断是开放的在CPU内部有个中断允许触发器。只 有当其为“1”时（即中断开放时）,CPU才能 响应中断； 若英为“（T（即中断是关闭的） ，即使INTR线上有中断请求,CPU也不响应o而这个触发器的状态可由STI和CLI指令来 改变。当CPU复位时，屮断允许触发器为“0二即关中断，所以必须要用STI指令来 开中断。当中断响应后,CPU就自动关中断, 所以必须在中断服务程序中用STI指令来开 中断。4.现行指令执行结朿地址iffci地址外设RLALJYAIJ-AOI7讥CPURDWRIN IK减two线|A7-AOJI)R中断CPU在现行指令结束后响应中断

9、，即运 行到最后一个机器周期的瑕后一个T状态时,CPU才采样INTR线。若发现仃中断请求， 则把内部的中断锁存器置然后卜一个 机器周期（总线周期）不进入取指周期， 而进入中断周期。其响应的流程如图&3所 示。9.2.2 CPU对中断的响应当满足上述条件后，CPU就响应中断，转入中断周期,CPU做以下几种事:1.关中断80X6在CPU响应中断后，发出中断响应 信号INTA的同时，内部自动地实现关中断。2.保留断点CPU响应中断，封锁IP+1,并口把IP和CS推入堆栈保留，以备中断处理完毕后， 能返冋主程序。3.保护现场为了使中断处理程序不影响主程序的运 彳故要把断点处的有关的各个寄存器的

10、 内容和标志位的状态，推入堆栈保护起来。8086系统是由软件（即在中断服务程序中）把要用到的寄存器的内容用PUS H指令推入堆 栈。4.给出屮断入口，转入相应的中断服务程序8086是山中断源提供的中断矢最形成中 断入口地址（即中断服务程序的起始地址）O在中断服务程序完成后，还要做卜述的5、6两步。5.恢复现场把所保存的各个内部寄存器的内容和标 志位的状态从堆栈弹出，送IH1CPU中的原來 位置。这个操作在8086屮也是山服务程序 中用POP指令来完成的。6.开中断与返回在中断服务程序的兹后，要开中断（以便CPU能响应新的中断请求）和安排一条返回 指令，将堆栈内保存的IP和CS值弹出，运 行就恢

11、复到主程序。上述过程可丿I图&4的流程图表示。9.3中断优先权如前所述，实际的系统中，是有多个中 断源的，但是，di rcpu引脚的限制，往往 就只有条屮断请求线。于是，当有多个 中断源冋时请求时，CPU就耍识别出是哪些 屮断源有屮断请求，辨别和比较它们的优 先R(priority),先响应优先权级别最高的中 断申请。另外，当CPU正在处理中断时，也 要能响应更高级的小断申请，而屏蔽掉同 级或较低级的中断申请。9.3.1用软件确定中断优先权要判别和确定各个中断源的中断优先权可以用 软件和硬件两种方法。软件采用查询技术。当CPU响应中断后，就用 辎雄徵确定是哪些外设川请中断并判断它把8个

12、外。设的屮断请求触发器组合起來，作为 一个端口，并赋以设备号，如图85所示。把各个外设的中断诘求信号相“或”后，作为INTR信号，故任一个外设仃中断请求，都町以向CPU送H5INTR信号。当CPU响应中断后,把中断 寄存器的状态， 作为一个外设读入CPU,逐位检 测它们的状态,若仃中断请求就转到相应的服务 程序的入11。用软件查询技术确定屮断优先权的 流理如图&6所示。査询程序有两种方式:(1)屏蔽法INAL, 20H:输入中断请求触发器的 状态TESTAL, 80H；检查气两缈源故障)是否JNETESTJNETESTJNE11IPWF；有，则转至电源故障处理程序AL40H：否，检查磁

13、盘是否有请求DISS；有，转至磁盘服务程序AL20H：否，检查磁带是否有请求MT；有，转至磁带服务程序(2)移位法XORAL, ALINAL,20HRCLAL, 1JCPWFRCLAL, 1JCDISS查询方法的优点是：(1)询问的次序即是优先权的次序。显然, 最先询问的，优先权的级别最高。(2)省破件。不需耍有判断与确定优先权的 硬件排队电路。但随之而來的缺点是：由询问转至+11应的服务程序入口的时间 长，尤其是在中断源较多的情况卜。9.3.2硬件优先权排队电路i中断优先权编码电路用硬件编码器和比较器的优先权排队电路，如 图87所示。若右*个中断源，当任一个竹中断请求时，通 常它雀否也SCP

14、U初I需擦或杏集竄塩隹技 器的控制（若优先权失效信号为低电平,则与门2关闭）。8条中断输入线的任一条， 经过编码器町以产 生三位:进制优先权编码A2AIA0,优先权最高 的线的编码为11丨，优先权最低的线的编码为（XX）o而且若有务个输入线同时输入，则编码器 只输岀优先权最高的编码。去CPU的INTR（I先权失效正在进行中断处理的外设的优先权编码，通过CPU的数据总线， 送至优先权寄心器， 然后输出 编码B2B1B0至比较器，以上过程是山软件实现的。比较器比较编码A2A 1A0与B2B1B0的人小， 若AB端输出低电平,封锁与门1,就不向CPU发出新的中断申澈即当CPU正在处理 中断时，当有同

15、级或低级的中断源申请中断时， 优先权排队线路就屏蔽它们的请求）；只有当A B时，比较器输出端才为高电平， 打开与门1,将 中断请求信巧送至CPU的INTR输入端，CPU就中 断正在进行的中断处理程序,转去响应更髙级的 中断。若CPU不在进行中断处理时（即在执行丄 程序），则优先权失效信号为高电卜，当右 任一中断源请求中断时，都能通过与门2,发出INTR信号。这样的优先权电路,如何 能做到转入优先权故高的外设的服务程序 的入口呢?当外设的个数8时，贝IJ它们公用 一个产生中断欠量的电路，它冇三位山比 较器的编码A2A1A0供给,就能做到不同的 编码转入不同的入口地址。2雏菊花环(Daisy Ch

16、ain)A或称为链式优先权排队 电路另一种常用的硬件排队电路,如图88所示。当多个输入有中断请求，则由中断输入信号的“或”电路产生INTR信号,送至CPU。当CPU在 圳行指令执弁定后， 吶車中断， 衣也中断响应信o tecpu转向哪一木屮断服务用序的入11呢?这 要山图88所示的链式优先权排队电路确定。当中断响应为髙电平,若F/FA有中断请求, 则它的输出为高,于是与门A1输出为高，由它控 制转至4慚1的服务程序的入匚I;且门A2输出为 低电平； 因而使门Bl、B2和Cl、C2所有下面 务级I；】的納入和输出全为低电平， 即屏蔽了所有 别的各级小断。中I新输川小断晌应(来白CPLJ)I-/F

17、 A sF/F K sF/F C s中断输入1中断輸入2中I新辐人3l I) s中斷楡人4若第一级没有中断请求,即F/FA*OS则中 断输Hl 1为低电 卜，但门A2的输出却为高电， 起到了把中断响应传递至中断请求2。若此时F/FB=T,则与门Bl输出为高电平,控制转去执行 中断2的服务程序;此时与门B2的输出为低，因 而屏蔽了以卜各级。而若F/FBO，则与门B1输 出为低，而与门B2输出为高,把中断响应传递至 中断请求3综上所述，在键式优先权排队电路中，若上级 轉出餐豔喩阵蔽膝辭竊淋議9.4中断控制器Intel 8259A9.4.1 8259A的功能Intel 8259A是 与8080/80

18、85系列以及8088/8086系列兼容的可编程的中断控制器。它的匸要功能(1)具仃8级优先权控制，通过级连町扩展至64级 优先权控制。(2)每一级中断都可以屏蔽或允许。在中断响应周期，8259A可提供相应的中断向 量，从而能迅速地转至中断服务程序。(4) Intel 8259A有多种工作方式,可以通过编程来 进行选择。9.4.2 8259A的结构Intel 8259A的方框图如图89所示。一片8259A Yf 8条外界中断请求线IROIR7,每繃WWW本蘇鋸中断诸求，则输至下级的为“1”,允许下级中粧 叢奮壕一条请求线有一个和应的触发器來保请求信 号，从而形成了屮断请求寄存器IRRdnterr

19、upt RequestRegister)正在服务的中断,由中嶄服务 寄右器1SR(IN Service Register)保存。优先权电路对保存在IRR屮的各个屮断请求， 经过判断确定最高的优先权，并在中断响应周期 把它选通至中断服务寄存器。中断屏蔽寄存器IMR（Interrupt MaskRegister）的每一位可以对IRR中的相应的中 断源进行屏蔽。但对较高优先权的输入 线实现屏蔽并不影响较低优先权的输入。数据总线缓冲器是8259A 9系统数据总 线的接口， 它是8位的双向二态缓冲器。 凡 是CPU对8259A编程时的控制字,都是通过 它塢入8259A的；8259A的状态信息，也是 通过

20、它读入CPU的；在中断响应周期，8259A送至数据总线的屮断矢虽也是通过它 传送的。读/写控制逻辑，CPU能通过读/写控制逻 辑实现对8259A的读出（状态信号）和弓入（初始化编程）。级连缓冲器能实现8259A芯片之间的级 连，使得中断源可由8级扩展至64级。控制逻辑部分，对芯片内部的工作进行 控制，使它按编程的规定工作。9.5 8086微处理器的中断方式&用6有两类中断：软件中断由指令 的执行所引起的；唤件中断一一山外部（上 要是外设）的请求所引起的。9.5.1外部中断8086有两条外部中断请求线：非胖蔽中断NMl（Non Maskable Interruptj和nJ屏蔽中断INTR

21、。1.可屏蔽中断出现在INTR线上的请求信号是电平触发的， 它的出现是并步的，在CPU内部是山CLK的上升 沿来同步的。在INTR线上的q|断请求信号（即有 效的高电平）必须保持到、片前指令的结束。在这条线上出现的中断请求，CPU是否响应要 取决十标志位I的状态，若1=1,则CPU就响应， 可以认为此时CPU足处在开中断状态；若1=0,则CPU就不响应，可以认为此时CPU是处在关中断 状态。而I位的状态,可以用指令STI使比置位一 开中断；也町以用CLI指令來使其复位关中 断。注意：在系统复位以后，标志位1=（）:另外任 一种中断（内部中断、NMI、INTR）被响应后，1=0。所以必须在一定的

22、时候川STI指令来开放中断。CPU是在当前指令周期的赧后一个T状态采样 中断请求线,若发现有可屏蔽中断请求， 且中断 足开放的（1标占为“厂），则CPU转入中断响应周 期。8086进入两个连续的中断响应周期，每个响 应周期都是由4个T状态组成,而且都发出有效的 中断响应信号。请求中断的外设，必须在第个1】断响应周期的T3状态前,把反映中断的向量（类 型）号输至CPU的数据总线（通常通过8259A传送）。CPU在T4状态的询沿采样数据总线，获取中断向 量号，接着就进入了中断处理序列。2.非屏蔽中断出现在NMI线上的中断请求，不受标志位I的 影响，心当前指令执行完以屁CPU就响应。在NMI线上的诸

23、求信号是边沿触发的，它的出 现是异步的，山内部把它锁存。8（）86要求NMI上 的请求脉冲的有效宽度（高电平的持续时间）要大 于两个时钟周期。通常非屏蔽中断用于电源故障。非屏蔽中断的 优先权高于屏蔽中断。CPU采样到有年屏蔽中断请求时,自动给出中 断向量号2,而不经过上述的可屏蔽中断那样的中 断响应周期。9.5.2内部中断8086可以有儿种产生内部中断的情况：(1) DIV或IDIV指令在执行除法指令时，林发现除数为()或商超过 了寄存器所能表达的范围,则立即产生个类型 为0的内部中断。(2) INT指令如前所述，在8086的指令系统小有一条小断指 令一即iNTn指令。这种指令的执彳j引起中断

24、， 而且中断的类型可由指令中的n加以指定。INTO指令若上条指令执行的结果，使溢出标志位0=1,则INTO指令引起类型为4的内部中断。否则,此 指令不起作用，程序执行下条指令。单步执行若标志位T=l,贝IJCPU在每一条指令执行:完以后，引起个类型为1的中断，这可以做到单步执 行，是一种强有力的调试手段。8086规定这些中断的优先权次序为：内部中 断、NMI、INTR,优先权加低的是单步执行。9.5.3中断向量表8086有一个简便的而乂多功能的中断系统。上 述的任何一种中断，CPU响应以后，都是要保护 现场（匸要是标志位）和保护断点（现行的码段寄# 器CS和指令指针IP）,然后转入各口的中断服务程 序。8086/k内的前1 KB（地址00000H003FFH）建立了一个中断向戢表， 可以容纳256个中断向琏 （或256个中断类型） ，每个中断向量占用4个字节o在这4个字节中,包含着这个中断向量（或这种中 断类型）的服务程序的入11地址前两个字节为 服务程序的IP.后两个字节为服务程序的CS。如 图822所示。厂1111次“255 mtt“I八KOKH HIn7-其中询32个