回顾第五章ARM及Xscale体系结构ppt课件

1、回想第五章第五章 ARMARM及及XscaleXscale体系构造体系构造n5.1 RISC 5.1 RISC 与与 CISCCISCn5.2 5.2 处置器总线构造与处置器总线构造与ARMARM总线总线n5.3 ARM5.3 ARM处置器的存储器层次处置器的存储器层次n5.4 ARM5.4 ARM的的I/OI/O与中断处置与中断处置n5.5 ARM5.5 ARM处置器的存放器组织处置器的存放器组织n5.6 ARM5.6 ARM处置器处置器CPUCPU组织构造组织构造n5.7 5.7 基于基于JTAGJTAG的的ARMARM调试系统调试系统n5.8 ARM5.8 ARM系列综述系列综述5.7

2、5.7 基于基于JTAGJTAG的的ARMARM调试调试系统系统JTAG规范ARM的JTAG 调试构造1. 传统调试工具遇到的挑战nSOC高度集成，很多动作无法在外部管脚表达n深度嵌入，软件越来越复杂n无法实时跟踪、硬件断点无法设置n片上调试技术的代表-JTAG调试接口2. JTAG边境扫描测试接口nIEEE1149规范，由结合测试活动组Joint Test Action Group开发的针对PCB 规范测试访问接口和边境扫描构造的规范。n该规范被扩展到了面向用户对芯片上 电路进展测试的接口，因此在VLSI测试中有所运用。n边境扫描：n运用途置器上的JTAG接口提供驱动与采样设备外部管脚的方法

3、，并且JTAG驱动与处置器核形状无关。3. JTAG边境扫描测试接口构造nJTAG接口规范描画了5引脚串行协议，用于数字电路引脚信号电平访问和控制；nJTAG构造在系统中的链接。4. JTAG接口构造阐明nTAP测试访问端口管脚n五个输入输出管脚nTAP控制器n用一个同步形状机来控制和访问嵌入在ARM处置器核内部的测试功能电路；n同步形状机实现IEEE 1149.1 规定的测试逻辑电路的任务时序。n指令存放器n串行移位存放器，经过串行输入执行各种操作的指令。n测试数据存放器组n一组串行移位存放器，操作指令被串行装入由当前指令所选择的数据存放器。5. Embedded-ICE模块 n该模块用来监

4、控指令存储器接口和数据存储接口n包含2个硬件断点/察看点单元存放器和控制形状存放器。n模块构造nEmbedded-ICE逻辑中的存放器地址为5位，经过扫描链2实现对其读写。n当察看点存放器值与地址、数据和控制信号匹时，察看点存放器能终止ARM处置器的运转。n察看点单元n由数据、指令和控制存放器组 组成；n每组包含一个数据存放器和一个屏蔽存放器。n可允许/制止断点、设置数据/指令断点n配置察看点地址存放器，当运转程序的指令/数据地址与其匹配时，停顿程序的运转，进入调试；n配置察看点数据存放器，当运转程序数据/指令的值与其匹配时，停顿程序的运转，进入调试；6. ARM内核调试通道n包含有Embed

5、ded ICE模块的基于ARM的SOC芯片经过JTAG调试端口与宿主相连。经过配置，支持正常的断点、察看点以及处置器和系统形状访问，完成调试。n为实时跟踪代码运转过程，ARM提供跟踪宏单元ETMEmbedded Trace Microcell，经过嵌入式实时跟踪系统，实时察看其操作过程，对运用程序调试更全面、客观。nEmbedded ICE 和ETM构成ARM完好的调试、实时跟踪方案，有效降低了开发本钱。7. ARM实时调试系统组织ARM核核嵌入式嵌入式跟踪宏单元跟踪宏单元EmbeddedICEJTAG TAPJTAG 端口端口Embedded控制器控制器跟踪端口跟踪端口分析器分析器跟踪跟踪

6、端口端口SOC主控主控系统系统8. ARM调试系统特点nEmbedded ICE模块经过JTAG端口和协议转换器与宿主机衔接，可以小的硬件代价得到完全的源代码级调试功能。nETM对实时操作进展调试。在运转时，ETM产生对处置器地址、数据及控制总线的跟踪，来获得CPU的全速操作情况。n实时调试将产生大量信息，ETM用数据紧缩技术将Trace信息紧缩，然后送到片外。9. ARM处置器形状间转换n形状转换的硬件支持n任务时钟或存储器时钟MCLK/GCLK；nTCK 产生的调试时钟DCLK；nEmbedded-ICE中的调试形状存放器；n判别系统形状nEmbedded-ICE或外部调试逻辑发出调试中断

7、恳求DBGACK是，系统将停顿程序正常运转，将时钟切换到调试时钟，进入调试形状。n扫描链的第33位置高，其后指令以系统速度运转。将RESTART指令装入TAP控制器，当TAP进入Run-Test/Idle形状时，ARM自动前往到存储器时钟，以系统速度执行指令。10. ARM的JTAG仿真器n即ARM的基于JTAG接口的OCD，是经过ARM芯片的JTAG边境扫描口进展调试的设备。n经过JTAG口与ARM的CPU进展通讯，不运用片上资源，不占用目的系统的I/O端口。仿真更加接近于目的硬件。n可经过并口、串口、USB口等于宿主PC通讯。JTAG仿真器的衔接LPC2210芯片的芯片的ARM调试构造调试

8、构造5.8 ARM系统综述1. ARM系列核命名规那么ARM7TDMIARM7 32位ARM体系构造4T版本；T Thumb 16位紧缩指令集；D 支持片上 Debug，使处置器可停顿以相应调试恳求；M 加强型乘法器；I EmbeddedICE硬件，以支持断点和察看点2. ARM CPU开展道路图3. Intel Xscale处置器系列3.1 第一代： StongARM系列处置器 n2019年intel公司的挪动芯片产品n处置器主频从100206mhz n主要型号有： StrongARM SA110，SA-100 n开创了高性 能挪动芯片的先河 n缺陷：功耗过大，主频提升困难 3.2 第二代：

9、 Xscale系列n四大分支领域：nPXAnIXPnIOPnIXC 常见于PDA、智能手机运用 是设计成网络处置器的产品。主要运用在VoIP设备，网络交换机，路由器，WIFI无线网络产品中。被设计来允许计算机和存储设备传输数据和提高设备性能的。时钟频率从100 MHz到800 MHz不 等。 IXC是低于PXA的一个档次，运转在266, 400, 533 MHz, 它也是设计为低电 耗，533 MHz主频时功率是 2.4 W。芯片采用了35 mm 的PBGA封装。 八种系列处置器：IXP420, IXP421, IXP422, IXP423, IXP425, IXP455, IXP460, 和

10、IXP465.IOP 7个型号: IOP303, IOP310, IOP321, IOP331, IOP332, IOP333。3.3 Intel PXA系列nPXA210 ：n是Intel的入门级准XScale，目的是挪动运用n频率到达了133 MHz 和200 MHz。n在2019年就迅速被PXA250取 代 nPXA25x ：包括 PXA250和 PXA255 nIntel正式第一代XScale处置器；n有三种主频选 择：200 MHz、300 MHz和400 MHzn2019年，版本为C0的PXA250更名为PXA255。主要不同是双总线使数据传输更快，低电 压1.3 V 400 MH

11、z和回写数据缓存功能。 3.4 Intel PXA系列 2nPXA26x：n时钟主频与上一代PXA25x一样， 但PXA260采用了TPBGA封装，这种封装比PXA25x的PBGA 封装小了53%。给低电耗、小空间的智能和PDA消费群带来了较理想的处理方案。nPXA261，PXA262，PXA263在TPBGA封装技术的同时又在CPU中集成了Flash 闪存 ：nPXA261集成了16 M的16位闪存nPXA262集成了32 M的16位闪存nPXA263集成了32 M的32位闪存。 3.5 Intel PXA系列 3nPXA27x：PXA270/PXA271/PXA272 nXScale家族的

12、高端处置器n采用0.18制造工艺，融入SpeedStep的CPU动态调理省电技术，参与对无线MMX技术支持，内部也运用了256K SRAM 减少电耗和延迟。主频最高将能到达1G nPXA270/PXA271/PXA272 区别：nPXA270可以运转在312 MHz, 416 MHz, 520 MHz 和624 MHz，没有包含闪存。nPXA271可以运转在312 MHz，416 MHz，并且包含有32M的16位Flash闪存和32M的16位SDRAM内存。 nPXA272可以运转在312 MHz, 416 MHz 或520 MHz ，并且包含有64M的32位Flash闪存。 3.6 Inte

13、l PXA系列 4n2019年11月， Marvell公司推出基于第三代Intel XScale技术的运用途置器， “PXA3xx系列。n PXA3xx：n高端PXA320(代号Monahans-P)，频率806MHz，二级缓存 256KB，32位DDR接口，09年相关产品问世；nPXA300/PXA310频率都是624MHz，兼容PXA320； n均支持智能电源管理技术Wireless Intel SpeedStep；nMusicMax技术可以保证MP3联络播放时间长达30小时；nVideoMax技术那么可以30FPS的帧率流畅传输或播放D1分辨率的H.264视 频。nPXA3xx还支持数码

14、摄像头，最高像素500万，并有图像稳定器等高级特性。 4. ARM系列核概述CPU核应用CPU组织存储器组织总线组织实现工艺ARM7TDMIARM710TARM720TARM740T1. 3级指令流水2. 冯-诺曼结构（统一Cache）3. 支持16位Thumb指令集4. 主频能达130MIPS性能1. 8K统一Cache；2. 4路组关联；3. 随机替换算法；4. 写直达策略5. MMU协处理器（710T/720T）6. 存储保护单元（740T）7. 写缓冲器AMBA总线接口提供：0.25，0.18，0.13的生产工艺ARM9TDMI（相同工艺下，性能为ARM7TDMI大约2倍）ARM920

15、TARM922TARM940T1. 5级指令流水2. Harvard结构（分离Cache）3. 支持16位Thumb指令集4. 主频能达300MIPS性能5. 提供协处理器接口，可支持片上浮点协处理器、DSP处理器等硬件加速；对于920T/922T：1. 16KB指令和数据Cache，64路组联分段式CAM-RAM；（920T/922T）2. 4KB指令和数据Cache，全相关CAM-RAM（940T）3. 伪随机或循环替换策略；4. MMU+写缓冲（920T）5. 存储保护单元+写缓冲；（940T）AMBA总线接口提供：0.18，0.15，0.13的生产工艺ARM10TDMI（相同工艺下，性

16、能为ARM9TDMI大约2倍）ARM1020EARM1022EARM1026EJ-S1. 6级指令流水2. Harvard结构（分离Cache）3. 支持16位Thumb指令集4. 主频能达400MIPS性能5. 支持DSP指令集（VFP10浮点协处理器）6. 并行Load/Store 部件1. 32K数据和指令Cache，均为64路相联段式CAM-RAM结构；2. Cache的数据总线64位；3. 数据Cache采用写回策略；指令Cache只读。4. 8+4片写缓冲器；5. MMU；AMBA AHB总线接口兼容提供：0.18，0.15，0.13的生产工艺3. ARM系列核概述 续CPU核核应

17、用应用CPU组织组织存储器组织存储器组织总线组织总线组织实现工艺实现工艺StrongARMSA-1101. 5级指令流水2. Harvard结构（分离Cache）3. 主频在160200M时，性能达200250MIPS；4. 低功耗，0.51W，1.652V工作电压下；1. 16K数据和指令Cache，均为32路相联段式CAM-RAM结构；2. 数据Cache采用写回策略；指令Cache只读。3. 写缓冲器；4. MMU；Intel IX- BUS 总线接口提供：0.35，0.28生产工艺XScale（相同工艺下，性能为StrongARM大约2倍）Intel PX250/260系列1. 7级指

18、令流水2. Harvard结构（分离Cache）3. 动态电源管理，主频可达1G；4. 性能最高能达1200MIPS；5. 低功耗，1.6W（最高性能下）6. 增加MAC和DSP协处理器CP0，提高对多媒体支持。1. 数据和指令Cache增加到32KIntel IX-BUS总线提供：0.18，0.13生产工艺小 结TAP测试访问端口管脚信号名称管脚名管脚类型功能定义测试时钟TCK输入测试时钟。控制TDI/TDO串行移入/移出数据或指令；为TAP状态机提供时钟。测试模式选择TMS输入控制测试接口状态机的操作测试数据输入TDI输入测试输入。其串行输入数据送至边界扫描寄存器或指令寄存器。测试数据输出TDO输出把从边界扫描链采样的数据传送至串行测试电路中的下一个芯片。异步复位nTRST输入测试复位输入信号：测试接口初始化TAP控制器的16形状的有限形状机指令存放器n存放器中的指令码选择公用的测试操作。n指令存放器是一个5位串行移位存放器。当TAP控制器处于Shift_IR态时，数据经过TDI管脚