组合逻辑电路习题

1、Chapter03-组合逻辑电路习题一、单项选择题二、填空题D0D1D2A0A1D3FEN1A图2.6 074LS153002-6、 图2.6所示为四选一数据选择器74LS153组成的逻辑图，则F _ 。2-7、 图2.7所示为四选一数据选择器74LS153组成的逻辑图，则F _AB_ 。D0D1D2A0A1D3FEN0B图2.7 074LS153A012-8、 图2.8所示为四选一数据选择器74LS153组成的逻辑图，则F _ 。D0D1D2A0A1D3FEN0B图2.8 074LS153A10ABSC图2.9C1COCO2-9. 图2.9所示逻辑电路，其中S = _ ,C = _,它是一个

2、 _ . 答案：，全加器图2.102-10.一四位集成加法器构成如图2.10所示电路，其输出S是输入BCD码A的 _余三码_.图2.112-11(a).一四位集成加法器构成如图2.11所示电路，当C = _0_ 时，实行A+B运算.2-11(b).一四位集成加法器构成如图2.11所示电路，当C = _1_ 时，实行A-B运算.三、简答题3-2、（10分）完成表3.2(a)所示的全加器真值表(其中Ai和Bi是被加数，Ci-1是来自低位的进位，Si表示和，Ci表示进位)，写出Si、Ci的逻辑表达式，并用图3.2(b)所示74LS138二进制译码器和与非门实现这些函数（画出接线图）。图3.2(b)表

3、3.2(a)解：AiBiAiBiSiCi+1逻辑图Ci1COCO3-3、（6分）、试用两个半加器和适当类型门电路实现全加器。解：对于半加器，有： ，对于全加器，有：，由全加器和半加器的逻辑表达式可以画出用半加器实现全加器的逻辑图，如下图所示。（每个公式2分，图2分）3-5、(6分）图3.5中芯片为8421码的四线-十线译码器，说明电路的逻辑功能。图3.5F1F2解：图中的四线-十线译码器，由于A3=0，变成了三线-八线译码器。F1和F2的表达式如下：iiiiiiiiiiiiiiiiiiiii1CBABACBACCBACBACBACBAFFFFFÅÅ=Å+Å

4、;=+=)()(7421(2分)iiiiiiiiiiii2CBACBACBACBAFFFFF+=7653=(2分)电路功能为二位全加器。(2分)四、分析及设计题4-2、设计一个组合逻辑电路，输入是4位二进制数BB3B2B1B0, 要求能被3整除时输出为1，否则为0。(1)、采用“74LS151”集成8选1数据选择器(如图4.2(a)所示)实现；(2)、采用两个“74LS138”集成3线8线译码器(如图4.2(b)所示)实现；图4.2(b)图4.2(a)解：（1）设输出位Y，根据题意，画出Y的卡诺图如下B3B2B1B0Y00001000100010000111010000101001101011

5、101000010011101001011011001110101110011111由真值表可得： Y74LS151D7 D6 D5 D4 D3 D2 D1 D0 A2 A1 A0 ST Y1B0B3B2B1 逻辑图如下：(2)、根据（1）所画真值表可得：逻辑图如下：G1Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA 74LS138(1)Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA 74LS138(2)01& B0 B1 B2 B34-3b (15分)、逻辑函数, 试分别：(1)、采用“74LS151

6、”集成8选1数据选择器实现, 并在图4.3(a)中画图；(2)、采用“74LS138”集成3线8线译码器实现, 并在图4.3(b)中画图。Y74LS151D7 D6 D5 D4 D3 D2 D1 D0 A2 A1 A0 ST 图4.3b(a)Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA 74LS138(1)Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA 74LS138(2)图4.3b(b)解：（1）根据题意，画出Y的真值表或卡诺图如下(或：Y的标准与或表达式，与下式对比可得D0D7)ABCDY0000100010或0010100110010010101101101011111000110011101001011011000110101110111111由真值表可得：逻辑图如下：Y74LS151D7 D6 D5 D4 D3 D2 D1 D0 A2 A1 A0 ST Y1DABC1(2)、根据可得：逻辑图如下：0Y1Y0 Y1 Y2 Y3 Y4 Y5 Y6