《数字电路与数字逻辑》练习题

1、数字电路与数字逻辑练习题一填空1 .将下列二进制数转为十进制数(1001011) B= () D (11. 011) B= () D2 .将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码(+122)=()真值=()原码=() 反码=()补码3 .把下列4个不同数制的数(376.125) d、(110000) b、(17A) h、(67) o(按从大到小的次序 排列()> ()>()>()o将下列各式变换成最简与或式的形式ABb ()A AB ()AB AC BC ()4 .将下列二进制数转为十进制数 (101000) B= () D (11. 0101) B=

2、 () D5 .将下列十进制数转为二进制数，八进制数和十六进制数(0. 8125) = () b= () o= () h(254. 25) = () b= () o= () h6 .将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码(+125)=()真值=()原码=()反码=()补码( 42)=() 真值二 () 原码=()反码=()补码7 .逻辑函数F AB CD AC的对偶函数F是;其反函数F是8 .当i j时，同一逻辑函数的最小项mi mj ;两个最大项Mi M j ?9 . (43.5) 10= () 2= () 16。10 . n个输入端的二进制译码器，共有 个输出端，

3、对于每一组输入代码，将有 个输出端具有有效电平。11 .将下列二进制数转为十进制数(1010001) B= () D (11. 101) B=() D12 .将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码(+254.25)=()真值=()原码=()反码=()补码13 .把下列4个不同数制的数(76.125)D、(27A)H、(10110)B、(67)0按从大到小的次序排列()> ()>()>()。14 .对于D触发器，欲使Qn+1=Qn输入D=(),对于T触发器，欲使Qn+1=Qn输入T=()15 .一个512*8位的ROME片，地址线为()条，数据线为()

4、条。16 .对32个地址进行译码，需要()片 74138译码器。17 .存储器起始地址为全0, 256K*32的存储系统的最高地址为()。18 .将下列各式变换成最简与或式的形式()()()19 .五级触发器的进位模数最大为()进制。20 .十进制数( 78.25) 10转换成十六进制数是()，转换成二进制数是()，转换成八进制数是()， 转换成8421BC驷为()。21 .将二进制1100110转换成余3码为()，转换成格雷码为()。22 .设真值X= 0101,则X的原码为()，反码为()，补码为()。23 .卡诺图是()的一种特殊形式。利用卡诺图法花剑逻辑函数比()法更容易得到简化的逻辑

5、函 数表达式。24 .函数L=AC+BC勺对偶式为：()025 .一个1024*16位的ROME片，地址线为()位，数据线为()位。26 .对于JK触发器，若J=K,可完成()触发器的逻辑功能。27 .组合逻辑电路中部包含存储信号的()元件，它一般是由各种()组合而成的。28 .对64个地址进行译码，需要()片 74138译码器。29 .AB+AC化成最小项的形式为()。30 .将变换成或非的形式为()。31 .数制转换(6.3125)10=()2(1101.1101)2=()1032 .将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码(+11/32)=()真值=()原码=()

6、反码=()补码(-15/64)=()真值=()原码=()反码=()补码33 .把下列3个数(76.125)D、(27A)H、(67)O按从大到小的次数排列()>()>()34 .已知二进制数1100101,将其转换成格雷码为()。35 .已知格雷码编码为1100101,将其转换成二进制数为()。26.将下列二进制数转为十进制数 (101001) B=() D (110. 1001) B=() D36 .将下列十进制数转为二进制数，八进制数和十六进制数(51) = () B= () O=() H(5. 3125) = () B= () O=() H37 .将下列有符号的十进制数转换成

7、相应的二进制数真值、原码、反码和补码(+104)=()真值=()原码=()反码=()补码( 39)=()真值=()原码=()反码=()补码38 .将下列各式变换成最简与或式的形式A+B=A+AB=A+AB=精心整理(A+B (A+Q = 二、选择题1 . .001)等值的十六进制数学是()。 (A)337.2(B)637.2(C)1467.1(D)c37.42 .是8421BCD码的是() (A)1010(B)0101(C)1100(D)11113 .和二进制码1100对应的格雷码是() (A)0011(B)1100(C)1010(D)01014 .如右图，电路实现的逻辑功能 F=() (A)

8、AB(B)0(C)A+B(D)15 . TTL电路中，高电平Vh的标称值是() (A)0.3V(B)2.4V(C)3.6V(D)5V6 .和逻辑式A ABC相等的式子是() (A)ABC(B)1+BC(C)A(D) A BC7 .若干个具有三态输出的电路输出端接到一点工作时，必须保证() (A)任何时候最多只能有一个电路处于三态，其余应处于工作态。(B)任何时候最多只能有一个电路处于工作态，其余应处于三态。，(C)任何时候至少要有两个或三个以上电路处于工作态。(D)以上说法都不正确。8 . A+B+C+ A+A B=() (A)A(B) A(C)1(D)A+B+C9 .下列等式不成立的是()(

9、A) A AB A B(B)(A+B)(A+C尸A+BC(C)AB+AC+BC=AB+BC(D)AB AB AB AB 110 . F(A,B, C) rm(Q1,2,3,4,5,6)，则F ()(A)ABC(B)A+B+C(C) A B C_ (D) ABC_三、简答 - -L写出函数叫反函数巴并将声化为最简与或式，尸=月否+。十"(8分)2、(1)化简下面的式子(6分)(2)分析此组合逻辑电路的逻辑功能(7分)3、分析以下电路，说明电路功能。(10分)4.分析以下电路，说明电路功能。(10分) 四、化简题1.将逻辑函数F BCD AB ABCD BC转化为最小项表达式。1.3-8

10、译码器的各输入端的连接情况及第六脚输入信号A的波形如下图所示。试画出输出YLY!，K，K，Y5引脚的波形。（10分）。2 .在举重比赛中，有甲、乙、丙三位裁判，其中甲为主裁判，当两位或两位以上裁判（其中必须 包括甲裁判在内）认为运动员上举合格，才可发出合格信号，试用3-8译码器和逻辑门设计上述要求的组合逻辑电路。（10分）3 .设计一个组合逻辑电路，其功能是将 8-4-2-1BCD码转换成余3码，门电路不限。画出真值表并 写出相应的逻辑表达式即可。（注：余 3=BCD 码 +0011） （12分）4 .设计一个四位格雷码变二进制数的转换电路，推出相应的逻辑表达式即可（12分）5 . （6分）用

11、74LS151 （8选一数据选择器）实现三人表决电路（即三人表决一件事，按照少数服 从多数的原则）。6 .设计一个组合电路，用来判断输入的四位 8421BCD码A, B, C, D当其值大于或等于5时， 输出为1,反之输出为00写出逻辑表达式即可六、组合电路分析题1.已知逻辑电路如下图所示，分析该电路的功能。2、分析下图组合逻辑电路功能。（10分）3 .已知电路如图所示。（其中，触发器为上升沿触发的边沿型 D触发器。）（1）写出状态方程；（2）画出电路的状态转换图（3）根据状态转换图，说出电路的逻辑功能，检查电路能否自启动。（18分）4 .试分析如下电路，写出F的表达式。（10分）5 .分析下

12、图，写出F的表达式。（15分）6,下图中设初态QDQCQBQA 0000,试分析该电路。（15分）数字电路与数字逻辑练习题二一、填空题1 .（11.001）2=（）16=（）10（-1101） 2=（）原码=（）补码（75）10= （） 8421BC=（）余 3码2 .触发器有个稳态，存储8位二进制信息要个触发器。3 .米利型时序电路输出信号与和有关，没有输入变量的时序电路又称型电路。4 .如果某计数器中的触发器不是同时翻转，这种计数器称为计数器，n进制计数器中的n表示计数器的，最大计数值是。5 . A/D转换的基本步骤是、四个步骤。6 .半导体存储器从存，取功能上可以分为和。二、单项选择题1

13、 .在下列（）输入情况下，与非运算的结果等于逻辑00全部输入0仅有一端输入0全部输入1仅有一端输入12 .下列器件中，属于组合逻辑电路的是（）。计数器和全加器寄存器和比较器计数器和寄存器全加器和比较器精心整理3. 一个8421BCD码计数器，至少需要（）个触发器。345104. 一个16选一数据选择器，其地址输入端有（）个。12485.不符合常用逻辑关系的说法是（）有0出0,全1出1有0出1,全1出0有1出1,全0出0有0出0,有1出16.将JK触发器转换成D触发器，其转换电路中的虚线框处应是（）与非门异或门连接线 非门 、判断题QQJKA1 .2.3.4.5.6.7.8.9.10.一个逻辑函

14、数的对偶式只是将逻辑函数中的CPE量换成反卦，反变量换成原变量。卡诺图方格中1所对应的最小项之和组成原函数。维持阻塞D触发器克服了空翻。双向移位寄存器电路中没有组合逻辑电路。集电极开路门有高电平、低电平、高阻等状态。锁存器是克服了空翻的寄存器。或非门组成的RS触发器的约束条件是RS=0o触发器的输出是现态函数。编码器可以构成函数发生器。逻辑函数化简后的结果是唯一的。四、计算题1 .集成电路定时器555构成的定时电路和输入波形 Vi如图所示，已知输入波形 V1的周期为T1=500mso（1）请说明该电路组成什么功能的脉冲电路？ （2）试画出所对应的输出电压 Vo的工作波形。（3）求出暂稳宽度tw

15、和输出波形的周期。（8分）五、简答题某存储器有&条地址线和4条数据线，则该存储器的容量是多少?（8分）2.试用2片64X8位的RAM&成128X8位的存储器。（8分）II .3.用74LS138 （3-8译码器）和与非门组合实现逻辑函数 F（A,B,C）m（1,2,4,7）的组合逻辑电路,并说明功能。4.组合逻辑电路如图，试写出F的最简表达式，并说明功能。A 六、画图题1 .用两个 74LS1384-16 ® #Ol（j0 ）2 .下降沿触发的主从TRSM区2输入信号波形1行图标示，请画出输出端的对应波形。（设触发器初态为0）& 3.上升沿触发的维持-阻赛D触

16、4殳器新人信号波形如下图所示，请画出输出端Q的对应波形。（设Q=Q触发器初悉为0）4.如题下图所示的电路和波形，试画出5、F （A, B, C, D） =Em （0, 2, 5,6.用74LS138设计一个电路实现函数Q端的波形。设触发器的初始状态为7, 8, 10, 13, 15）F=AB+BC10 分）FlF3七、分析题2 .分析下面的电路图，画出其状态表和状态图，并说明电路的功能3 .分析下面的电路图，说明其功能4 .分析下面的电路图，画出其状态表。八、设计题1、试用正边沿JK触发器设计一个同步时序电路，其状态转换图如图所示。（10分）2 .用D触发器设计一个“ 0011”序列检测器，要

17、求用一个输出信号来表示检测结果。（20分）3 .试设计一个8421BCM的检码电路。要求当输入量 DCB左2或学7时，电路输出F为高电平, 否则为低电平。用与非门设计该电路，写出F表达式。（6分）4 .分析下图所示的各逻辑电路，分别写出图（a） ,（b）中F1 （A, B, C, D）的最简与或表达式，F2 （A, B, C, D）的最小项表达式以及 F3 （A, B, C, D）的最大项表达式。（6分）5 . （6分）按步骤分析图示时序逻辑电路，画出在 CP作用下的状态转换图，并判定有无自启动特 点。（设初态Q2Q1Q0000）8 .试用74161设计一个同步十进制计数器，要求采用两种不同的方法。（10分）9 .试设计一个4输入、4输出逻辑电路。当控制信号 C=0时，输出状态与输人状态相反；当 C=1时 输出状态与输入状态相同。（10分）10 .用D触发器设计一个模6计数器写出表达式即可。（10分）11 .用D触发器设计一个“1001”序列检测器，要求用一个输出信号来表示检测结果写出表达式即 可。（20分）12 .试用正边沿D触发器设计一个1100序列检测