DSP片外高速海量SDRAM存储系统设计

1、DSP片外高速海量SDRA麻储系统设计DSP片外高速海量SDRA解储系统设计类别：电源技术在数字图像处理、航空航天等高速信号处理应用场合，需要有高速大容量存储空间的强力支持，来满足系统对海量数据吞吐的要求，通过使用大容量同步动态RAM（SDRAM来扩展嵌入式DSP系统存储空间白方法，选用ISSI 公司的IS42S16400高速SDRAMK片，详细论述在基于 TMS320C6201（简称 C6201）的数字信号处理系统中此设计方法的具体实现。1 IS42S16400芯片简介IS42S16400是ISSI公司推出的一种单片存储容量高达 64Mb（即8MB白1 16 位字宽高速SDRA城片。SDRA

2、M6主要特点是：同步访问，读写操作需要时 钟；动态存储，芯片需要定时刷新。IS42S16400采用CMOS：艺，它的同步 接口和完全流水线的内部结构使其拥有极大的数据传输速率，可以工作在高达133MHz寸钟频率下，刷新频率每 64ms为4096次。该SDRAM片内部有4个存 储体（bank）,通过行、列地址分时复用系统地址总线，对不同存储体内不同 页面的具体存储单元进行读写访问寻址。在进行读操作之间，必须预先激活SDRAMO寸应的存储体，并选择存储器的某一行，然后送入列地址读取需要的 数据。从输出列地址到SDRAM1回相应数据之间存在一个存取延迟。如果访问 新的页面，则先需要关闭所有的存储体，

3、否则已打开的页面将一直有效。在写操作之前，由于已经预先激活了有关的行地址，因此可以在输出列地址的同时输出数据，没有延迟。IS42S16400提供自刷新模式的设置，可以使芯片运行在低功耗的状态下，从而大大减少嵌入式系统的功率消耗。2 C6201与SDRAM5外部存储器接口 DSP芯片访问片外存储器时必须通过外部存储器接口EMIF（External Memory Interface ） 。 C6000系歹U DSPsl勺 EMIF具有很强的接口能 力，不仅具有很高的数据吞吐率（最高达 1200MB/S）,而且可以与目前几乎所 有类型的存储器直接接口。在 C6201系统中，提供了 4个彼此独立的外存

4、接口（CEX）。除CE1空间只支持异步接口外，所有的外部 CEx空间都支持对SDRAM 的直接接口。表1总结了 C620X DSPsl勺EMIF所兼容的SDRAM已置。表2给出 了 C6000系列DSPs的EMIF所支持的SDRA雌制命令。2.1 SDRAM的刷新 为了提高存储容量，SDRA乐用硅片电容来存储信 息。随着时间的推移，必须给电容重新充电才能保持电容里的数据信息，这就是所谓的“刷新”，它的存在也使得 SDRAMJ应用变的略显复杂，带来了一定的应用难度。C6000系歹U DSPsW专门的SDRA胜制寄存器（SDTCL和SDRAM 时序控制寄存器（SDTIM ,用来进行SDRAMfi各

5、种时序控制，大大减轻了设计 人员的开发难度，SDCTILJ存器中的RFE附:控制是否由EMIF完成对SDRAM6 刷新。如果RFEN= 1, EMIF会控制向所有的SDRA施问发出刷新命令（REFR ;而SDTIM寄存器中的PERIOD段则控制具体的刷新周期。在REFR命令之前，会自动插入一个 DCA瑜令，以保证刷新过程中所有的 SDRA郦处于 未激活状态。DCA跄令之后，EMIF开始按照SDTIM寄存器中PER疗段设置的 值进行定时刷新。刷新前后，页面信息会变为无效。 对于 C620X， EMIF SDRAM控制模块内部有一个2 位的计数器，用来监测提交的刷新申请的次数。每提交一个申请，计数

6、器加1；每次刷新周期之后，计数器减1。复位时，计数器自动置为11b,以保证在存取访问之前先进行若干次刷新。计数器自动置为11b,代表紧急刷新状态，此时页面信息寄存器变无效，迫使控制器关闭当前的SDRAM页面。然后，EMIF SDRA雌制器在DCA输令后执行3次REFR令，使计数器 的值减为0,再继续完成余下的存取操作。2.2 SDRAM的初始化当某个CE空 间配置为SDRA邮间后，必须首先进行初始化。用户不需要控制初始化的每一 个步骤，只需要向EMIF SDCT悟存器的INIT位写1,申请对SDRAMk初始 化。然后，EMIF就会自动完成所需要的各步操作。初始化操作不能在进行 SDRA肺取过程

7、中进行。整个初始化过程包括下面几个步骤：对所有的SDRA施问发出DCA晞令；执行3个REF限令；对所有的SDRA施问 发出MR阶令。2.3页面边界控制SDRAMB于分页存储器，EMIF的SDRAMS 制器会监测访问SDRAMJ行地址的情况，避免访问时发生行越界。为了完成这 一任务，EMIF在内部有四个页面寄存器，自动保存当前打开的行地址，然后与 后续存取访问的地址进行比较。需要说明的是，当前存取操作结束并不会引起SDRAMS已经激活的行被立即关闭，EMIF的控制原则是维持当前的打开状态，除非必须关闭。这样做的好处是可以减少关闭 / 重新打开之间的命令切换时间，使接口在存储器访问的控制过程中充分

8、利用地址信息。对于C620X每个CE空间包含1个页面寄存器（只对配置为 SDRAM1问有效），因此C620X每个CE 空间1次只能激活1页。进行比较的地址位数取决于 SDCTLJ存器中SDWIDm 的值。如果SDWI® 0,该CE空间构成页面的大小为512,比较的逻辑地址是位 2311;如果SDWIa 1,该CE空间SDRAMJ成页面白大小为256,比较的逻辑 地址是位2310。一旦发现存取访问发生了页面越界，EMIF会自动执行DCAB操作，然后再开始新的行访问。2.4访问地址的移位 由于SDRAMr逻辑地址与列逻辑地址复用相同的EMIF引脚，所以EMIF接口需要对行地址与列地址进

9、行相应的移位处理。地址的移位处理由 SDCR图存器中的SDWIg控制。 另 外，对于SDRAM因为输入地址也是控制信号，因此需要说明以下几点：RASW效期间的高位地址信号会被EMIF内部SDRA腑制器锁存，以保证执行 REA前WR命令时选通正确的bank; READ/WRT作期间，EMIF会保持 pre-charge信号为低（C620X是SDA10 ,以防止READ/WRT令执行后发生 auto-pre-charge 操作。2.5 接口时序的设计对于 C620X EMIF与 SDRAMJ 接口时序由SDCT舒存器5制。EMIF提供了 5个时序参数，其中3个在SDCTL 寄存器中设置，另外2 个

10、为固定值，如表3 所列。在分析接口时序的配合情况时，需要计算“富裕时间" tmargin的大小，这是在考虑了 SDRAM片的器件 手册提供的最坏情况之后，得到的时序上的一个裕量，至于 tmargin 值的大 小，是系统设计层需要考虑的问题，具体要求随不同的系统而异，而且与印制板的实际布线情况以及负载的情况密切相关。3系统设计中IS42S16400芯片的应用3.1 C6201与IS42S16400的接 口实现 由于IS42S16400属于16位字宽的64Mb SDRAM片，而C6201的EMIF 只提供 32 位字宽的同步外存储接口，为了使整个系统的存储空间保持连续，使用2片SDRAM

11、? DSPE片组成实际大小为16MB的外部存储系统,如图1所示。 图1中IS42S16400芯片各引脚含义如下：CS，片选；CLK系统同步时钟； RAS行地址选择；CAS列地址选择；WE读/写使能；CKE时钟使能， DQMUDQML高低字节使能；A13: 12, Bank地址选择线；A11: 0行、歹U地址先；DQ15： 0 ，双向数据端口。由图 1 可以看出，虽然C6201 提供 32 位地址寻址能力，但是经 EMIF直接输出的地址信号只有EA21: 2。一般情况下，EA2信号对应逻辑地址 A2,但这并不意味着DSP芯片访问外存时只能进行 word （32位）的存取，实际 内部32位地址的最

12、低23位经译码后由BEx输出，是能够控制字节访问的。 更高位逻辑地址经译码后输出CE3： 0 。 在实际的系统实现中， C6201 的CLKOUT时钟频率为200MHz故而SDRAM：实际工彳频率为100MHz （SDCLK =CLKOUT2 CLKOUT1 frequency/2）,即 tcyc =10ns。SDRA极配置在 CE2空 问（起始逻辑地址为 0x02000000）。3.2 C6201 EMIF SDRAM寄存器设置 表4 列出了配置SDRAM!要设置的EMIF寄存器名称及相应的位或位段。EMIF全局控制寄存器中的SDCENl，（位6）设置为1,用来使能 SDRAM步时钟SDCL

13、K勺输出。EMIFEC注间控制寄存器中的MTYPW段（位 64）设置为011b,用来配置CE2为32位宽的SDRAME问。由IS42S16400数 据手册可查得tRC= 70ns、tRP=18ns, tRC况18ns,故而EMIF SDRA雌制寄 存器中的TRC位段（位1512）应设置为0110b, TRFfe段（位1916）应设 置为0001b, TRCg段（位2320）应设置为0001b。INIT位（位24）置1, 用来强制对SDRAMffi行上电初始化。RFEN3：（位25）置1,用来使能EMIF对 SDRAMJ刷新。SDWILB （位26）置1,用来向EMIF表明所使用的SDRAM片

14、的字宽为16位，由于IS42S16400的刷新频率为每64ms4096次，故根据公式 PERIODtrefresh/tcyc , EMIF SDRAMJ序控制寄存器中的 PERIODS段（位 110）被设置为0x61Ao 3.3 CCS开发环境中SDRAM已置程序源代码TI公司 的集成开发环境 CCS （Code Composer Studio）中，IS42S16400SDRA跛片的配 置程序C代码如下：# include <emif.h >/ *其他用户程序* / / *读出 EMIF 控制寄存器的默认设置 * / unsigned int g_ctrl = GET_REG（EM

15、IF_GCTRL; unsigned int ce0_ctrl= GET_REGEMIF_CE0_CTRL;unsigned int ce1_ctrl =GET_RE GEMIF_CE1_CTR L； unsigned int ce2_ctrl = GET_RE GEMIF_CE2_CTR L; unsigned int ce3_ctrl = GET_REG（EMIF_CE3_CTRL; unsigned int sdram_ctrl = GET_REG（EMIF_SDRAM_CTRL unsigned int sdram_ref = GET_REG（EMIF_SDRAM_R）EF / * E

16、MIF全局控制寄行器一使能 SDCLK / SET_BIT （ & g_ctrl , SDCEN ; / * 设置 CE2为 SDRA邮间 * / LOAD_FIELD （& ce2_ctrl , MTYPE_23SDRAMTYPE MTYPE_SZ； / * 设置 SDRAMb制寄存器* /LOAD_FIELD（ sdram_ctrl ， 6， TRC， TRC_S）；Z LOAD_FIEL（D sdram_ctrl ， 1， TRP， TRP_S）；ZLOAD_FIELD（ sdram_ctrl ， 1， TRCD，TRCD_S）；ZSET_BIT（ sdrrm_ctrl ， SDWID）；SET_BIT（ sdrrm_ctrl ，INIT） ; SET_BIT （&sdrrm_ctrl , RFEN ; / * 设置 SDRAMS 刷新加 * /LOAD_FIELD（ sdram_ref ， 0x61A， PERIOD， PERIOD_S）；Z / 重配制 EMIF 控制寄存器 / emif_inif （ g_ctrl ， ce0_ct