QuartusII11与自带modelsim_Altera100d仿真软件的联调

1、Quartus II与自带modelsim_Altera仿真软件的联调Stepl1、编写好Verilog代码后，编译点 ，直到没有错误为止；2、接下来生成testbench文件，Processing Start Start Test Bench Template Writer,注意下方Message栏中，EDA Netlist Writer是否生成成功，成功的提示如下：;始.盘I型叮_3_早工打通ID JjiQuartus TI t EDAWriter 1W巾军sucGcssful. ur r口【帛卡0 riming3gn 13- - _ .- -L L /11cgfli f。* 扁Afwnc

2、HD口nr /Step21、接下来完成调用modelsim_Altera的设置1.首先要在quartus 2中正确填入modelsim程序的地址：Tools Options General EDA Tool Options ,如下列图：2.因为我调用的是Modelsim-Altera,所以填入Modelsim-Altera程序所在地址：D:alteraWmodelsim_asewin32aloem注：一般只是盘符不一样，我装在D盘,如果你装在C盘，那地址就是C:alteraWmodelsim_asewin32aloem3.接下来，就是正确载入测试文件了，载入前，先要修改testbench :测

3、试文件只是模板，要自己参加时钟信号，输入信号，即添加鼓励，否那么无法出现仿真波形Assignments Settings出现如下界面：i.勾选下列图的小方格，当在Quartus中编译快完成时，自带调出Modelsim_Altera ;ii.如果你的代码是用Verilog写的，那么此处要选Verilog HDL ;iii.下面这个选项是 仿真时间单位：timescale仿真时间单位/时间精度(eg: timescale100ns/10ns)仿真时间单位和时间精度，就比方常见的刻度尺，仿真时间单位 以cm为单位，时间精度以mm为单位，所以仿真时间单位是大于或等于时间精度的。选择Compile te

4、st bench, 点Test Benches O hbrictestberdi： DitwEe_KDf-vt- Testndhee.iv.v.出现下列图，点Newvi.出现下列图:Simula bari/rTiOd&l.DownPropertieE-,Help点File name空格旁的i,添加生成的Testbench文件，格式是M，点Add完成添加。此文件在你所建工程的simulation/modelsim/目录下，可在下列图的Output directory下修改:EDA rietl it V/riter settingsFonnat for output netlist: Ve

5、rilog HDLOu (put drector y: simulatiionZmoddsimTop level module in test bench处填入测试文件的顶层模块名，即下列图的bitwise_xor_vlg_tst这是我的顶层名，当然你的也可以是别的名字rr.adu. 1 e tzbitwise x.ortan ();vii.先填写下列图,TestTest berthberth andand simidatisimidati onon filesfilesFie naiTie：AddFile INameLibraryLibraryHDLHDL VersionVersionUPUPCancelCancelTime scale:viii.接下来填下面两个空白栏:27272QTest bench name处填入你的测试文件名:用quartus翻开该格式为M的测试文件，即可看到。ix.设置完后，点OK有3个即