第四部分触发器教学ppt课件

1、【触发器】是可以存储一位二进制数字信号的根本单【触发器】是可以存储一位二进制数字信号的根本单元电路。元电路。 它是构成时序逻辑电路的根本单元电路。它是构成时序逻辑电路的根本单元电路。 触发器有三个根本特性：触发器有三个根本特性： 1有两个稳态，可分别表示二进制数码有两个稳态，可分别表示二进制数码0和和1，无外，无外触发时可维持稳态，故也称触发时可维持稳态，故也称“双稳态触发器双稳态触发器 2外触发下，两个稳态可相互转换称翻转外触发下，两个稳态可相互转换称翻转 3有两个互补输出端有两个互补输出端【补充】【补充】 触发器的概念及其根本特性触发器的概念及其根本特性一、根本要求一、根本要求1. 有两个

2、稳定的形状有两个稳定的形状(0、1)，以表示存储内容；，以表示存储内容；2. 可以接纳、保管和输出信号。可以接纳、保管和输出信号。二、现态和次态二、现态和次态1. 现态：现态：触发器接纳输入信号之前的形状。触发器接纳输入信号之前的形状。nQ2. 次态：次态：触发器接纳输入信号之后的形状。触发器接纳输入信号之后的形状。1 nQ三、分类三、分类1. 按电路构造和任务特点：按电路构造和任务特点：根本、同步、边沿。根本、同步、边沿。2. 按逻辑功能分：按逻辑功能分：RS、JK、D 和和 T(T )。3. 其它：其它： TTL 和和 CMOS，分立和集成。，分立和集成。用得多用得多G24.1.1 由与非

3、门组成由与非门组成一、电路及符号一、电路及符号QG1R&SQQQRSRSQ = 0Q = 10 态态Q = 1Q = 01 态态Q与与Q正常情况下形状互补正常情况下形状互补G2QG1R&SQ二、任务原理二、任务原理1 RSQ = QQQ “坚持坚持0, 1 RSQ = 0Q = 10 态态“置置 0或或“复位复位 (Reset)1, 0 RS0110Q = 1Q = 01 态态“置置 1或或“置位置位 (Set)0 RSR 后吊销：后吊销：0 态态S 后吊销：后吊销：1 态态0110Q = 1Q = 1不允许出现该情况！不允许出现该情况！复位端复位端置位端置位端R、S同时吊销同时吊销0到到1形

4、状不定形状不定 (随机随机)简化波形图简化波形图形状翻转过程需求一定的延迟时间：形状翻转过程需求一定的延迟时间：(图图4.1.4) 1 0，延迟时间为，延迟时间为 tPHL ； 0 1，延迟时间为，延迟时间为 tPLH由于实践翻转延迟时间相对于脉冲的宽度和周期很小，由于实践翻转延迟时间相对于脉冲的宽度和周期很小，故可视为故可视为0。简化为。简化为4.1.5设触发器初始形状为设触发器初始形状为0：SRQQSRQQ信号同时吊销信号同时吊销,出出现不确定形状现不确定形状信号不同时吊信号不同时吊销，形状确定销，形状确定三、现态、次态、特性表和特性方程三、现态、次态、特性表和特性方程1. 现态和次态现态

5、和次态现态现态Qn：触发器接纳输入信号之前的形状。：触发器接纳输入信号之前的形状。次态次态Qn+1：触发器接纳输入信号之后的新形状。：触发器接纳输入信号之后的新形状。2. 特性表和特性方程特性表和特性方程R S QnQ n+10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1011100不用不用不用不用特性表特性表简化特性表简化特性表R SQ n+10 00 11 01 1Q n坚持坚持1置置 10置置 0不用不用 不允许不允许RS0100011110nQQ n+1011100Q n+1= S + RQ n0 RS约束条件约束条件特性方程特性方程4.1.2 由或非

6、门组成略讲由或非门组成略讲一、电路及符号一、电路及符号QQSRSR二、任务原理二、任务原理0 SRnnnnQQQQ 11 ,1, 0 SR0, 111 nnQQ0, 1 SR110,1nnQQ1 SR110nnQQ=0，“坚持坚持“置置 0“置置 1“不允许不允许假设高电平同时吊销，那么形状不定假设高电平同时吊销，那么形状不定G2QG1RSQ11SRQQ三、特性表和特性方程同上三、特性表和特性方程同上R SQ n+10 00 11 01 1Q n坚持坚持置置 1置置 0不许不许10不用不用Q n+1= S + RQ n0 RS约束条件约束条件四、主要特点四、主要特点优点：优点：构造简单构造简单

7、具有置具有置 0、置、置 1、坚持功能、坚持功能2. 问题：问题：输入电平直接控制输出形状，输入电平直接控制输出形状，抗干扰才干差抗干扰才干差R、S 之间有约束之间有约束波波形形图图4.1.3 集成根本触发器集成根本触发器一、一、CMOS 集成根本触发器集成根本触发器1. 由与非门组成：由与非门组成：CC4044QRS&1TGENEN11ENENEN三态三态 RS 锁存触发器特性表锁存触发器特性表R S ENQ n+1 注注 0 Z 高阻态高阻态0 0 10 1 11 0 11 1 1Q n保保 持持 置置 1 置置 0不允许不允许10不用不用内含内含 4 个根本个根本 RS 触发器触发器2.

8、 由或非门组成：由或非门组成：CC4043(略略)+VCCS1R1S2R2S3R3S4R4EN1Q2Q3Q4Q3475111215145139101Q1Q2Q3Q4816S1R1S2R2S3R3S4R4EN二、二、TTL 集成根本触发器集成根本触发器74279、74LS279QR&SQR&S1S2+VCC1R1SA1SB2R2S3R3SA3SB4R4S1Q2Q3Q4Q12356101112141547913Q1Q2Q3Q4816R1S11S12R2S2R3S31S32R4S4内含左边根本内含左边根本 RS 触发器各触发器各2 个个【同步触发器】【同步触发器】触发器的任务形状不仅受输入端触发器的

9、任务形状不仅受输入端 (R、S)控制，而且还受时钟脉冲控制，而且还受时钟脉冲(CP) 的控制。的控制。CP (Clock Pulse): 等周期、等幅的脉冲串。等周期、等幅的脉冲串。同步触发器同步触发器同步同步 RS 触发器触发器同步同步 D 触发器触发器(受受 CP 控制控制)一、电路组成及任务原理一、电路组成及任务原理1. 电路及逻辑符号电路及逻辑符号QG1R&SQG3R&SG2G4曾用符号曾用符号QQRSRS CPCP国标符号国标符号QQ1R1SRS CPC12. 任务原理任务原理 当当 CP = 01 RSnnQQ 1坚持坚持当当 CP = 1SSCPS 1与根本与根本 RS 触发器功

10、能一样触发器功能一样RRCPR 14.2.1 同步同步 RS 触发器触发器 特性表：特性表：CP R S Q nQ n+1注注 0 Q n保持保持 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1011100不用不用不用不用保持保持 置置1 置置0不许不许特性方程特性方程:nnQRSQ 1约束条件约束条件0 RSCP = 1期间有效期间有效二、主要特点二、主要特点1. 时钟电平控制时钟电平控制CP = 1 期间接受输入信号期间接受输入信号CP = 0 期间输出坚持不变期间输出坚持不变抗干扰才干有所加强抗干扰才干有所加

11、强2. RS 之间仍有约束之间仍有约束4种情况，参见图种情况，参见图4.2.24.2.2 同步同步 D 触发器触发器 一、电路组成及任务原理一、电路组成及任务原理QG1R&SQG3R&SG2G41DRDS ,1nnnQSRQDDQD CP = 1期间有效期间有效简化电路：省掉反相器简化电路：省掉反相器二、主要特点二、主要特点1. 时钟电平控制，无约束问题；时钟电平控制，无约束问题；2. CP = 1 时跟随时跟随)(1DQn 下降沿到来时锁存下降沿瞬间下降沿到来时锁存下降沿瞬间D的值的值)(1nnQQ 三、集成同步三、集成同步 D 触发器触发器1. TTL 74LS375QG1QG3R&SG2

12、G4111G5RSnnQRSQ 1nDQD D +VCC1D01LE1D12D02LE2D11Q01Q01Q11Q12Q02Q02Q12Q114791215236510111413Q1Q1Q2Q2Q3Q3Q4Q4D1CP1、2D2D3CP3、4D4816 CP=1有效有效 集成集成4个同步个同步D触发器触发器2. CMOS：CC4042POL为为CP 极性控制信号极性控制信号+VCCD0D1D2D3CPPOLQ0Q0Q1Q1Q2Q2Q3Q347131456329101211151Q0Q0Q1Q1Q2Q2Q3Q3D0D1D2D3CPPOL816VSS真值表真值表 D CP POL Q注注 D 0

13、 0 D 0 D 1 1 D 1 D锁存锁存D锁存锁存接接 收收CP 上升沿锁存上升沿锁存接接 收收CP 下降沿锁存下降沿锁存集成集成4个同步个同步D触发器触发器4.3 边沿触发器边沿触发器4.3.1 边沿边沿 D 触发器触发器 一、电路组成及任务原理一、电路组成及任务原理QMQMCPRSQQS C1 R R S C1111G7Q&QG3&DG2G4&G6G81G1G511QMQM国标符号国标符号QQCPC11D 1. 电路组成及逻辑符号电路组成及逻辑符号由由2个同步个同步D触发器触发器级联构成级联构成2. 任务原理任务原理(1)接纳信号接纳信号CP = 1主触发器接纳输入信号主触发器接纳输入

14、信号DQn 1M主触发器跟随主触发器跟随D变化变化(2) 输出信号输出信号CP = 0主触发器坚持不变；主触发器坚持不变；从触发器由从触发器由CP到来之前的到来之前的 QnM 确定确定QMQMCPRSQQS C1 R R S C1111所以，所以，DQn 1 CP下降沿时辰有效下降沿时辰有效1nnQQM3. 异步输入端的作用异步输入端的作用G7Q&QG3&DG2G4&G6G81G1G511D 同步输入端同步输入端受时钟受时钟 CP 同步控制同步控制SDRDDD SR 、 异步输入端异步输入端不受时钟不受时钟 CP 控制控制10直直接接置置位位端端直直接接复复位位端端异异步步置置位位端端异异步步

15、复复位位端端国标符号国标符号SD D CP RD QQ1110101001001101114. 波形波形QQCPC11D 触发器的初始触发器的初始 0 形状可利用异步复位端接低电平实现形状可利用异步复位端接低电平实现二、二、 集成边沿集成边沿D 触发器触发器1. CMOS 边沿边沿 D 触发器触发器CC4013 (双双 D 触发器触发器)符号符号引出端引出端功能图功能图Q1 Q1VDD SD1 CP1 SD2 CP2 D1 RD1 D2 RD2Q2 Q2VSS6 5 3 4 8 9 11 101 2 13 12147特性表特性表CP D RD SDQn+1注注 0 0 0 1 0 0 0 0

16、0 1 1 0 1 101Qn 10不用不用同步置同步置0同步置同步置1保持保持( ( 无效无效) )异步置异步置1异步置异步置0不允许不允许QQCPC11D S RSD RDCP 上升沿触发上升沿触发RD、SD端均端均“1有有效效CC40132. TTL 边沿边沿 D 触发器触发器7474 (双双 D 触发器触发器)符号符号引出端引出端功能图功能图特性表特性表CP D RD SDQn+1注注 0 1 1 1 1 1 1 1 0 1 1 0 1 101Qn 01不用不用同步置同步置0同步置同步置1保持保持( ( 无效无效) )异步置异步置0异步置异步置1不允许不允许Q1 Q1VCC SD1 C

17、P1 SD2 CP2 D1 RD1 D2 RD2Q2 Q2地4 2 3 1 10 12 11 135 6 9 8147 QQCPC11D S RSD RD7474CP 上升沿触发上升沿触发RD、SD端均端均“0有有效效 3. 边沿边沿 D 触发器主要特点触发器主要特点 CP 的上升沿的上升沿(正边沿正边沿)或下降沿或下降沿(负边沿负边沿)触发；触发； 抗干扰才干极强；抗干扰才干极强； 只需置只需置 1、置、置 0 功能，运用不便。功能，运用不便。4.3.2 边沿边沿 JK 触发器触发器一、电路组成及符号一、电路组成及符号二、任务原理二、任务原理QMQMCPRSQQS C1 R R S C111

18、111&DQn 1nnKQQJ )(nnQKQJ nnQKQJKJ nnnQKQJQ 1冗余项冗余项CP 下降沿有效下降沿有效特性表特性表J KQ n+1功能功能 0 0 0 1 1 0 1 1Q n01坚持坚持置置0置置1翻转翻转Q n二、二、 集成边沿集成边沿 JK 触发器触发器1. CMOS 边沿边沿 JK 触发器触发器CC4027国国标标符符号号曾曾用用符符号号QQCPC1 1J 1KS RSD RDQQCPCP J KSD RD SD RD引出端功能图引出端功能图Q1 Q1CC4027VDD J1 K1 SD2 CP2 RD2SD1 CP1 RD1 J2 K2 Q2 Q2VSS7 6

19、 3 5 4 9 10 13 11121 2 15 14168 J K Qn RD SD CPQn+1注注 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 0 0 01001110保保 持持同步置同步置0同步置同步置1翻翻 转转 0 0 0 1 0 0 01不不 变变 0 1 1 0 1 1 10不用不用异步置异步置1异步置异步置0不允许不允许特特 性性 表表2. TTL 边沿边沿 JK 触发器触发器 CP 下降沿触发下降沿触发 异步复位端异步复位端 RD、异步置位端、异步置位端 SD 均为

20、均为“0有效有效74LS112 (双双 JK 触发器触发器)3. 主要特点主要特点 抗干扰才干极强，任务速度很高，在触发沿瞬间，按抗干扰才干极强，任务速度很高，在触发沿瞬间，按 的规定更新形状；的规定更新形状；nnnQKQJQ 1功能齐全功能齐全(坚持、置坚持、置 1、置、置 0、翻转、翻转)，运用方便。，运用方便。特性表见特性表见P247 表表4.3.5，与，与CC4027比，两点不同：比，两点不同： CP 的上升沿或下降沿触发；的上升沿或下降沿触发；4. 波形图波形图设输出端设输出端初态为初态为 0QJ = K = 0坚持坚持J = K = 1翻转翻转下降沿有效下降沿有效4.3.3 边沿触

21、发器功能分类、功能表示方法及转换边沿触发器功能分类、功能表示方法及转换一、边沿触发器功能分类一、边沿触发器功能分类定义定义在在CP作用下，作用下，J、K取值不同时，取值不同时， 具有坚持、置具有坚持、置0、置置1、翻转功能的电路，都叫做、翻转功能的电路，都叫做JK型时钟触发器。型时钟触发器。1. JK 型触发器型触发器符号符号特性表特性表J KQ n+1功能功能 0 0 0 1 1 0Q n01坚持坚持置置0置置1翻转翻转特性方程特性方程nnnQKQJQ 1CP下降沿时辰有效下降沿时辰有效QQCPC11J IKQ n2. D 型触发器型触发器符号符号特性表特性表特性方程特性方程CP 上升沿上升

22、沿 时辰有效时辰有效QQCPC11DDQ n+1功能功能 0 0 1 1置置 0置置 1DQn 1定义定义在在CP作用下，作用下，D 取值不同时，取值不同时， 具有置具有置0、置、置1功能的电路，都叫做功能的电路，都叫做 D 型时钟触发器。型时钟触发器。3. T 型触发器型触发器QQCPC11TTQ n+1功能功能 0 Q n 1 Q n坚持坚持翻转翻转nnnnQTQTQTQ 1CP 下降沿时辰有效下降沿时辰有效4. T 型触发器型触发器QQCPC1Q n Q n+1功能功能 0 1 1 0翻转翻转1nnQQ CP 下降沿时辰有效下降沿时辰有效 在在CP作用下，当作用下，当T = 0时坚持形状

23、不变，时坚持形状不变，T =1 时形状时形状翻转的电路，叫翻转的电路，叫T 型时钟触发器。型时钟触发器。每来一个每来一个CP就翻转一次的电路叫就翻转一次的电路叫T型时钟触发器型时钟触发器.假设假设J=K=T,那么那么JK型型变变T型型假设假设T=1,那么那么 T型变型变T型型假设假设D=Qn,那么那么D型变型变T型型二、边沿触发器逻辑功能表示方法二、边沿触发器逻辑功能表示方法1. 1. 特性表、卡诺图、特性方程特性表、卡诺图、特性方程特性表、卡诺图、特性方程、形状图和时序图。特性表、卡诺图、特性方程、形状图和时序图。(1) (1) 特性表特性表( (真值表真值表) )DQ n+1功能功能 0

24、0置置 0 1 1置置 1J KQ nQ n+1功能功能 0 0 0 001Q n保持保持 0 1 0 101 0置置 0 1 0 1 0011置置 1 1 1 1 101 Q n翻转翻转(2) 卡诺图卡诺图D 触发器：触发器：单变量的函数，其卡诺图无意义。单变量的函数，其卡诺图无意义。JK 触发器：触发器：nnnQKQJQ 110011100Qn+1Qn J K0100 01 11 10(3) 特性方程特性方程D 触发器：触发器：DQn 1JK 触发器：触发器：nnnQKQJQ 12. 形状图和时序图形状图和时序图(1)(1)形状图形状图D 触发器：触发器：010/ 1/1/ 0/JK 触发

25、器触发器:010/1/ 0/ 1/ 特点：笼统直观，将触发器形状转换关系及转换条件用特点：笼统直观，将触发器形状转换关系及转换条件用几何图形表示出来。几何图形表示出来。(2) 时序图时序图D 触发器触发器 特点：反映了特点：反映了CP 、输入信号和触发器形状在时间上的对、输入信号和触发器形状在时间上的对应关系，表述了应关系，表述了CP的控制或触发作用。的控制或触发作用。CP 上升沿触发上升沿触发JK 触发器触发器CP下降沿触发下降沿触发P263图图4.3.15P263图图4.3.16三、边沿触发器逻辑功能表示方法间的转换三、边沿触发器逻辑功能表示方法间的转换1.1.特性表特性表 卡诺图、特性方

26、程、形状图和时序图卡诺图、特性方程、形状图和时序图Qn+1Qn J K0100 01 11 10J KQ n+1功能功能 0 0 Q n保持保持 1置置 0置置 1 1 Q n翻转翻转0100111001 0 /1 / 0 / 1 /(1) 特性表特性表 卡诺图、形状图卡诺图、形状图(2) 特性表特性表 特性方程特性方程nnnQKQJQ 1向时序图的转换向时序图的转换(略略)2. 形状图形状图 特性表、卡诺图、特性方程和时序图特性表、卡诺图、特性方程和时序图01 0 /1 / 0 / 1 / 00/ 01/10 /11 /00/ 10/ 01 /11 /J KQ nQ n+1Qn+1Qn JK

27、01 00 01 11 100 00 0010101 0 1 0 1 0 1 0000 1 0 1 0011111 1 1 1 1011010 1nQKJQnJKQn KJQn KJQn nnnQKQJQ 1形状图形状图 时序图时序图【例【例 4.3.1 4.3.1】 知知 CP CP、J J、K K 波形，波形，画输出波形。画输出波形。 假设初始形状为假设初始形状为 0 0。CPJK01 00/ 01/10 /11 /01 /11 /00/ 10/ 1001110000Q0100114.4 触发器的电气特性触发器的电气特性4.4.1 4.4.1 静态特性静态特性一、一、CMOS CMOS 触

28、发器触发器 由于由于 CMOS 触发器的输入、输出以触发器的输入、输出以 CMOS反相器反相器作为缓冲级，故特性与作为缓冲级，故特性与 CMOS 反相器一样，不赘述。反相器一样，不赘述。二、二、TTL TTL 触发器触发器与与 TTL 反相器一样，不赘述。反相器一样，不赘述。4.4.2 4.4.2 动态特性动态特性一、输入信号的建立时间和坚持时间一、输入信号的建立时间和坚持时间1. 建立时间建立时间 tset指要求触发器输入信号指要求触发器输入信号 先于先于 CP 信号的时间。信号的时间。2. 坚持时间坚持时间 th 指保证触发器可靠翻转，指保证触发器可靠翻转， CP 到来后输入信号需坚到来后

29、输入信号需坚持的时间。持的时间。边沿边沿 D 触发器的触发器的 tset 和和 th 均在均在 10 ns 左右。左右。setthtsettht0 1 01 0 1二、时钟触发器的传输延迟时间二、时钟触发器的传输延迟时间 指从指从 CP 触发沿到达开场，到输出端触发沿到达开场，到输出端 Q、Q 完成形完成形状改动所阅历的时间。状改动所阅历的时间。1. tPHL为输出端由高电平变为低电平的传输延迟时间为输出端由高电平变为低电平的传输延迟时间TTL 边沿边沿 D 触发器触发器7474， tPHL 40 ns。2. tPLH为输出端由低电平变为高电平的传输延迟时间为输出端由低电平变为高电平的传输延迟时间7474， tPLH 25 ns。三、时钟触发器的最高时钟频率三、时钟触发器的最高时钟频率 fmax fmax 由于每一级门电路的传输延迟，使时钟触发器的由于每一级门电路的传输延迟，使时钟触发器的最高任务频率遭到限制。最高任务频率遭到限制。7474， fmax 15 MHz。 一、触发器和门电路一样，也是组成数字电路的根一、触发器和门电路一样，也是组成数字电路的根本逻辑单元。它有两个根本特性：本逻辑单元。它有两个根本特性：1. 有两个