TLM驱动式设计和验证方法学新方案

1、tlm驱动式设计和验证方法学新方案其次步(架构验证)，设计师用法tlm驱动式ip建模(tdip)办法学来定义架构和接口协议。他们复用算法vplan，并应用额外的激励、检查、断言与笼罩，还为关键架构和接口协议特性制定vplan。在第三步(微架构验证)，设计师通过c-to-silicon compiler举行综合，复用算法和架构vplan，然后推广至激励、检查、断言与笼罩中的微架构细节。cadence tlm产品cadence tlm驱动式ip设计与验证解决计划包含办法学指南、c-to-silicon compiler、cadence incisive功能验证平台以及tlm驱动式ip设计与验证服务

2、。统一的tlm驱动式ip设计、验证、复用办法学及编码指南cadence将为tlm驱动式ip设计与验证提供办法学指南，协助设计团队在最短时光内以最高效率启动和完成他们初始的tlm项目，并避开采纳新办法学的常见错误。从tlm ip设计编码风格、建模指南及综合子集开头，用户能够创建tlm ip，其架构利用了高层次综合所提供的能力。在囫囵tlm驱动的ip办法学中都考虑了对设计和验证ip的复用。c-to-silicon compiler利用tlm黄金源码创建高质量的rtlc-to-silicon compiler是一个高层次综合产品，它采纳tlm systemc ip描述和约束，并创建可用于标准rtl实

3、现流程的rtl。为确保结果的质量，它利用cadence incisive rtl compiler技术来创建规律，并提取该规律的时序与功耗信息来打算终于rtl的架构细节。c-to-silicon compiler gui显示了原始systemc和按照它生成的rtl代码行之间的对应关系。这种独特的对比功能鼓舞系统设计师和rtl设计师之间的交流，并有助于保持 systemc tlm作为黄金源码。它还将调试提升到更高的抽象水平，并使设计师可以评估systemc源码的变幻对rtl产生的影响。c-to-silicon compiler提供了增量综合能力，可大幅简化工程更改(eco)过程并尽可能削减对rt

4、l代码的更改。其他大多数hls工具都要求对囫囵算法举行重新综合，意味着源代码中的极小变幻也会导致彻低不同的rtl。在这些情形下，必需重做规律综合和rtl验证。因而很难将systemc代码保持为黄金源码。相比之下，c-to-silicon compiler仅对算法的转变部分生成rtl代码，而不修改设计的其他部分。c-to-silicon compiler能通过应用新约束，生成新rtl，将tlm设计ip转移到新的微架构目标。通过指定不同时序、面积和功耗约束或不同微架构指导如流水线级数，就能生成新的rtl。这样，设计团队就能重复利用ip，且人力投入更少，rtl质量更高，时光更少。通过尝试不同微架构，

5、设计师还可运行假设试验。最后，c-to-silicon compiler能自动生成周期精确的systemc迅速硬件模型(fast hardware models, fhm)，能以非定时tlm模型的80%90%的速度执行。这些systemc模型允许早期迅速验证和软硬件协同开发。fhm配有来自cadence incisive环境的扩展，使变量和信号的显示越发显然，以便利分析和调试。incisive指标驱动式从tlm到收敛验证解决计划cadence incisive功能验证平台是彻低集成化的多语言、多级别功能验证解决计划。利用指标驱动式验证、专注于硬件的定向测试、软件定向测试或软硬件协同验证，cad

6、ence incisive enterprise simulator可完整验证符合osci tlm 2.0的设计ip。特殊设计的事务级分析和统一的调试特性有助于tlm ip的创建和验证，无论设计是完整的tlm ip或仅仅是遗留rtl soc中的一个tlm ip模块。incisive enterprise simulator在其调试环境中自动识别tlm 2.0构件，可提供保存/重启及重置功能，并针对systemc/c+举行了扩展。该仿真器可判断事务信息，并提供有可感知tlm控制、可见性和调试特性。通过事务级的控制和调试操作，用户能够调试systemc tlm 2.0设计中的全部互动元素。通过ca

7、dence incisive software extensions，设计师能够运行嵌入式软件的处理器模型和tlm硬件模型的协同仿真。incisive software extensions使验证testbench可用法在处理器模型下运行的软件、并为软硬件协同仿真提供了指标驱动式验证、伪随机测试生成、验证笼罩等功能。cadence incisive enterprise manager提供了tlm、tlm/rtl与rtl功能验证技术，以胜利获得收敛。对于具有大规模rtl遗留ip的soc，用法cadence incisive palladium或cadence incisive xtreme，可

8、用迅速rtl检验对tlm仿真举行补充。这些硬件平台所允许的周期精确验证的运行速度，也能允许低阶软件验证的运行。协助规划和实施项目关键更改的服务一次一个ip模块地过渡到tlm驱动式设计与验证，能降低一些风险和成本。但是，有些项目必需进一步削减风险，并借助丰盛阅历的协助，来规划、执行并扩大最优办法验证。cadence在全球都可提供tlm驱动式设计和验证的专家服务，以扩大胜利机率，削减运行时光、人力投入和风险。结语tlm驱动式设计与验证将终于使tlm取代rtl作为大多数设计组件的黄金源码。其优势是显然的快得多的设计与验证时光、ip复用更简单、bug更少。工作效率将实现rtl设计浮现以来的最大跨越。但这一过渡不行能一蹴而就。tlm驱动式设计和验证办法在新ip被创建出来时，一次运行一个ip模块。而有些设计组件挺直以rtl形式设计将是最好的