数电习题解答张克农版

1、作出电路的状态转换表；画出电路的状态图；画出CP作用下各Q的波形图;说明电路的逻辑功能.解(1)状态转换表见表解 5.1.状态转换图如图解5.1(1).波形图见图解5.1(2).由状态转换图可看出该电路为同步进制加法计数器.CPQ；Q；QoQ；+1Q1n+1Q°n+100000011001010201001130111004100101510111061101117111000表解5.18CP JULTTWJWLQ2图解5.2由JKFF构成的电路如图题 5.2所示.(1) 假设Q2Q1Q0作为码组输出,该电路实现何种功能(2) 假设仅由Q2输出,它又为何种功能 ？5.15章课后习题解

2、答5.1 一同步时序电路如图题5.1所示,设各触发器的起始状态均为0态.(4)解(1)由图可见,电路由三个主从JK触发器构成.各触发器的 J, K均固定接1,且为异步连接,故均实现 触发器功能,即二进制计数,故三个触发器一起构成8进制计数.当Q2Q1Q0作为码组输出时,该电路实现异步8进制计数功能.(2) 假设仅由Q2端输出,那么它实现 8分频功能.5.3试分析图题5.3所示电路的逻辑功能.CP(?；图题5.3%驱动程式和时钟方程J0JiQn , Ko i ； CF0 CPKi i ； CP Q°QinQ；, K2 i ； CP2 CP(2)将驱动方程代入特性方程得状态方程j

3、6;Qj K0Qn QTQTQn+iQin+iQn+iQinQ；QinQn(3)根据状态方程列出状态转换真值表(CP)CP)(CP)表解5.3Qn Qin Q0Qn+iQin iQ； iCPCP CP00000 i i? ? ?0 0 i000?0 i 000 i? ? ?0 i ii i 0?i 0 0000?i 0 i000?i i 00 i 0?i i i0 i 0?Q,Q,Q010；0映-图解5.3000oii(4) 作状态转换图(5) 逻辑功能：由状态转换图可见该电路为异步5.4试求图题5.4所示时序电路的状态转换真值表和状态转换图, i时电路的逻辑功能.5进制计数器.并分别说明X

4、= 0及X =图题5.4解(1)写驱动方程和输出方程J0X ,K0XQ：JiXQ：,Kiq；YQinKoQ；(2)求状态方程Q； iJo QonQn iJiQiK1QinXQ01XQinQ01XQinQ；QnQ：(3) 画次态卡诺图求状态转换真值表图解5.4(1)作状态转换图如图解 5.4(2)所示.功能：当X=0时,实现返回初态；当X=1时,实现三进制计数功能.CinO0K010000/001/00100/011/01010/111/11100/100/1表解5.45.5试分析图题5.5所示的异步时序电路.要求:(1) 画出M = 1 , N = 0时的状态图；(2) 画出M = 0, N

5、= 1时的状态图；说明该电路的逻辑功能.图题5.5解 见图解5.5(1).图解5.5 ( 1)图解5.5 (2)M、N分别为加、减法运算限制端.图题5.6见图解5.5(2).(3) 电路的逻辑功能：可逆的八进制计数器,5.6.已也题5.6是一个串行奇校验器.开始 时,首先由Rd信号使触发器置“ 0.此后,由X 串行地输入要校验的 n位二进制数.当输入完毕后, 便可根据触发器的状态确定该n位二进制数中“ 1的个数是否为奇数.试举例说明其工作原理,并画 出波形图.解写出电路的状态方程为,Qn 1 X Qn.由于电路的初始状态为 0,由状态方程可知,当输入X中有奇数个“ 1时,输出Q为1.波形图略.

6、5.7图题5.7是一个二进制序列检测器,它能根据输出 Z的值判别输入X是否为 所需的二进制序列.该二进制序列在 CP脉冲同步下输入触发器 Di D2 D3D4的.设其初态为 1001,并假定Z=0为识别标志,试确定该检测器所能检测的二进制序列.图题5.75.8用JK触发器设计一串行序列检测器, 解(1)画原始状态转换图确定原始状态数及其意义当检测到110序列时,电路输出为 1.输入序列X: 01100输出相应Y： 00010状态：S0S1S2S3S05.8(1)所示.(2) 状态化简,简化状态图如图解5.8(2)所示.(3) 状态编码,选择 FF取S0=00, Si=01, 8=11 (按相邻

7、原那么选择码组)画原始状态图如图解选 JKFF n=2.0/00/0CPS0/1CC1/0 ；, S0/0SITI/CD0D1D2 D3CO Tt 74160 LD 0/10 Q1 Q2 Q3CRS1/00/0S0/0图解5.8(2)Q4 Q5 Q60/0pDD3 COCTT0 Q1 Q2 Q3CR741*600LDQ0 Q1 Q2 Q3Q7表解5.8里一XQ11 00011 1CTt> CPI 0 I I 1D0 D1 D2 D3 CO00/0Q.0. Q37007101%Q C1届Q0 Q1 Q2 Q3E0CTP D0 D1D2D3COCTt 74160 LD"'.

8、'算Q4 Q5 Q6 Q7(4) 列出状态转换表如表解5.8所示.(5) 求状态方程和输出方程作次态卡诺图如图解5.8(3).n 1Q . QgX、02QgnY . QnQ；000X00_2<100 01 11 10000X顼X£01图解5.8(3)00".!_2<000X1101由次态卡诺图求得n+1Qn+1X Q1nQ(nXQnQ；+1XQ0XQ0ZXQ1n(6) 求驱动方程比照状态方程与特性方程可得JiXQn , Ki XJ0X , Ko X画逻辑图XCP图解5.8(4)5.9分析图题5.9所示电路,说明当开关A、B、C均断开时,电路的逻辑功能；当

9、 A、B、C分别闭合时,电路为何种功能？图题5.9表解5.10Q2 Q? Q01n+1Q2n 1 一 n 1Q1 Q0Z0 0 000100 0 101000 1 001100 11100010 000010 0 00010解(1)当开关A、B、C均断开时,由于非门输入端对地所接电阻R<Roff,相当于接逻辑“0,贝U非门输出为逻辑“ 1.也即各触发器的 瓦 1,不起作用,电路执行 16进制加 法计数功能.(2)当A闭合时,由于Rd Q3,因而当Q3 =1 ,即计数器状态为1000时,复位到0, 重新开始计数.故执行 8进制加法计数器功能；同理, B, C分别闭合时电路为 4进制和2 进

10、制加法计数器.5.10用JK触发器设计图题5.10所示功能的 逻辑电路.1235678ajuLTLrLrLrLrLrLri ri图题5.10解(1)由图可知电路可按五状态时序电路设计.设状态分别为：S0 = 000, S1 = 001, S2 = 010, S3= 011, S4 = 100.(2)根据状态分配的结果可以列出状态转换真值表如表解5.10o(3)画次态卡诺图求状态方程和输出方程图解 5.11(2)CPZ图解5.10QO；QinQ： , Q； 1QQ0 , ZQ；(4) 求驱动方程将状态方程与JK触发器的特性方程比拟得J2 QinQ；, K2 1nnJi Q0 , Ki QoJo

11、Q； , Ko 1检查电路的自启动水平101 010, 110由次态卡诺图可见,当电路进入无效状态时,其相应的状态转移为:010, 111000,因此,该电路能够自启动.(6)画电路图根据驱动方程和输出方程画逻辑电路图如图解5.10所示.5.11用JK触发器设计图题5.11所示两相脉冲发生电路.1_|_图题5.11解由图可见,电路的循环状态为00 10r 11 r 01 r 00,因此可按同步计数器设计,用两个JKFF实现.(1)作次态卡诺图求状态方程和输出方程Q1n+1宜房Q1nQ0n ,Q；+1QWQnQ；Z2Q1n , Z1Q01图解 5.11(1)CPZ1(2)求驱动方程将状态方程与J

12、K触发器的特性方程比照,可得JiQ0 ,K1Q0JoQin ,KoQi画逻辑电路图5.12 一个同步时序电路如图题5.12所示.设触发器的初态Qi = Qo = 0.(1) 画出Qo、Qi和F相对于CP的波形；(2) 从F与CP的关系看,该电路实现何种功能？CP图题5.12解(1)1)写方程式 驱动方程：Do Q1nD1 Q01 复位方程：RD1 Qo 输出方程：F CP Q；2)求状态方程Q；+1 Do Q1nQ?+1 Qo1(RD1 Qo)从F与CP的关系可以看出该电路实现三分频功能.5. 13用双向移位存放器 74194构成6位扭环计数器.解要构成6位扭环计数器,需两块 74194级联,

13、如图解5.13所示.o5.14利用移位存放器 74194及必要的电路设计产生表题5.14所示脉冲序列的电路.解(1)作次态译码真值表即按表题5.14给出的态序表,决定前一状态变化到后一状态时,移入的数据是0还是1以及是左移还是右移,按此设置Dsr及Dsl的状态和功能限制信号M1、Mo的状态.如表解5.14所示.表题5.1400001000110001101101101101110011一0001n nn nDsrQ1 Q3Q1Q3 ；Dsl1M1qq；qMQQTq；寥M0M?画逻辑电路图CPQ：QnQ唐DsrDslMiMo00000101110001X01211000X0130110X1104

14、1101X11051011X110601110X01700110X01800010X01表解5.14IDSR Q职Q0： . 00 01 111010X 乂*"/ M QnQnQnQn0001110011101XX11110X101X010x0图解 5.14(1)图解 5.14(2)(2)化简 Dsr、Dsl、M1、M0Qo Qi Q2 Q3Q4 Q Q Q7图解 5.15(1)5.15用74LS293及其它必要的电路组成六十进制计数器,画出电路连接图.解74LS293为异步2-8-16进制集成计数器,需要两片级联实现60进制计数器.方法一：全局反应清零(1) N = 60, S =

15、 60d =00111100 b1 FR)1 R02QQ5Q4Q3Q2画电路连接图CPQ4 Q5 q6 q7图解 5.15(2)Qo Qi Q2 Q3方法二：局部反应清零(1) N 60 6 10 N2 N1$20110, &11010F2R01R02Q1Q2Q1F1R01R02Q1Q3Q1画电路连接图图解 5.16A(1)5.16图题5.16为由74LS290构成的计数电路,分析它们各为几进制计数器.Qu<?i .了 ., (d)图题5.16解CP r CP,仅Q3Q2Q1作输出,反应连线岳= 011,故为3进制计数器.CP CPI, Si = 100,故为4进制计数器. CP

16、 CF0, Qo r CPi, Q3Q2Q1Q0 输出均有效,Si = 1001,故为9进制计数器.CP r CP0, Q0 r CP1, Si = 1000,故为8进制计数器.5.16A (1)试用计数器74LS161及必要的门电路实现 试用计数器74LS160实现(1)中的计数器.解(1)用反应清零法实现 13进制计数器N 13& 110113-71 F CR Q Q3Q2Q013进制及100进制计数器;1CP逻辑图见图解5.16A (1).用全局反应清零法实现100进制计数器N 100Sn Nb 011001001F CR Q Q6Q5Q2逻辑图见图解5.16A (2).13进制

17、计数器N 13Sn 000100111F CR QQ4QiQCP100进制计数器CT D0 D1D2D3CO Cl pCTt 74161LDCP Q0Q1Q2 Q3CRCTt 74161Q0 Q1 Q2 Q3图解 5.16A(2)逻辑图见图解 5.16A (3).1CPCTP D0 D1 D2 D3 coLDCP Q0 Qi Q2 JCRQ4 Q5 Q6 Q7CT D0D1D2D3COCTt 74160 LD>cPq0 q1q2q3 CRrj&CTp D° D1 D2 D3CO CTt 74160 LD> CP Q0 Q1 Q2 Q3 CRQ0 Q1 Q2 Q3解

18、 5.16A(4).G0皆图解 5.16A(4)Q4 Q5 Q6 Q7图解 5.16A(3)7.13(g)由于74160是10进制计数器,所以无需反应而自然实现100进制计数器.逻辑图见图5.17用计数器74193构成8分频电路,在连线图中标出输出端.1CP-c解74193为同步可逆16进制集成计数器.要得到 8分频,只需从 Q2输出即可.QR LD D0 D1D2D3寒U 74193 BO)CP dCOQ0 Q1 Q2Q3f图解5.175.18计数器74LS293构成电路如图题5.18所示,试分析其逻辑功能.解电路为全局反应,且复位信号为异步操作.故可直接读反应连线的反应态: $ Q7Q6Q

19、5Q4Q3Q2Q1Q0 10001000.所以,电路为 136 进制计数器.5.19计数器74LS290构成电路如图题 5.19所示,试分析该电路的逻辑功能图题5.19解由图可知,电路为全局反应,根据反应连接可得反应态$ Q6Q5Q4Q3Q2Q1Q0 100001042进制由于74290为十进制计数器,Sn应按8421 BCD码考虑.所以,该电路为异步 BCD码加法计数器.5.20计数器74161构成电路如图题 5.20所示,试说明其逻辑功能.图题5.20解由图可知,74161(1)的CO输出限制着74161(2)的C币和CTT,而74161(2)的输 出CO又作为反应限制预置信号,又 CO=

20、 Q3Q2Q1Q0CTT,因此,两片计数器的满状态和预置 状态即为计数器的结束和初始状态.故N (Sn-1 1) S0 (11111111)B 1 (00111100)B 196所以,该电路为同步 196进制计数器.5.21试分析图题5.21所示用计数器74163构成电路的逻辑功能.图题5.21解74163为同步式16进制集成加法计数器. 电路为同步级联,通过CR执行全局反应清零,因74163的CR为同步操作方式,直接读连线可得电路的Sn-1状态,故:N Sn 1 1 01001000B 1 73所以,该电路为同步 73进制加法计数器.5.22计数器74193构成电路如图题5.22所示,试分析

21、该电路的逻辑功能.图题5.22解74193为异步可逆16进制计数器.图中 CP送入CPb, CPU = 1配合,又LD "BO ,SO D3D2D1D0 1000,可知也箜在 CP脉冲作用下也亍减法计数.经过 8次脉冲将计数器中的预置数1000减到0000, BO输出低电平,使 LD 0 ,又立即置入1000态.因此,8个CP脉冲一个计数循环.该电路为同步8进制减法计数器.5.23指出图题5.23电路中 W、X、Y和Z点的频率.1.位环形 计数器4位二进制计数器携25行族 汁敷器r4惊扭环 骞计狡器图题5.23解10位环形计数器为10分频,所以fW 16KHz ；4位二进制计数器为为

22、16分频,所以fX 1KHz ；模25行波计数器为25分频,所以fY 40Hz；(4) 4位扭环计数器为8分频,所以fZ 5Hz.W函函囱瓦瓦CP解t1时刻,存放器II的数据1000送到总线,存放器III接收,I=1011 , II=1000, III=1000 ； t2时刻,存放器III的数据1000送到总线,无数据接收,各存放器数据不变；t3时刻,无数据传送,各存放器数据不变；t4时刻,存放器I的数据1011送到总线,存放器II、III 接收,I=1011, II= III=1011.5.25时序电路如图题 5.25所示,其中FA、Rb和Rs均为8位移位存放器,其余电路分别为全加器和D触发

23、器,要求:(1) 说明电路的逻辑功能;(2) 假设电路工作前先清零,且两组数码A= 10001000 , B= 00001110 , 8个CP脉冲后,Ra、Rb和Rs中的内容为何？(3) 再来8个CP脉冲,Rs中的内容如何？图题5.25解(1) 可将电路划分为三个功能块I、川中都是8位移位存放器；II中全加器和D触发器. 分析各功能块电路的逻辑功能功能块I:在移位脉冲 CP作用下逐位将 A、B两组数据分别移入 Ra、Rb, 8个CP脉冲 过后,可将A、B两组8位二进制数据存入移位存放器.功能块:由移位存放器 Ra和Rb提供的加数和被加数的最低位先输入全加器的Ai和Bi,经过全加器相加后产生和输

24、出S0和进位输出.来一个CP脉冲后,一方面将 Ra和Rb中的次低位数送入 Ai和Bi输入,并将最低位相加之和移入Rs中,另一方面又将最低位相加产生的进位通过 D FF输入全加器的CI端,和次低位加数被加数一起决定相加之和及进位输 出,再来CP时又重复前述过程.这样,经过 8个CP后,A、B两组数通过移位存放器Ra、Rb逐位送入全加器相加.全加器和D触发器实现两数串行加法运算.功能块川：移位存放器 Rs保存8位全加和. 分析总体逻辑功能电路总体实现两组 8位二进制数串行加法功能.(2) 8 个 CP脉冲过后,Ra= A= 10001000 , Rb = B= 00001110 , Rs= 000

25、00000.(3) Rs= A + B= 100101105.26图题5.26中,74154是4-16线译码器.试画出 CP及So、Si、8、9、$、8、8 和S7各输出端的波形图.S-5- Jflln图题5.26由于 Dsr Q3 ,可得计 译码器输出低有效,经CP脉冲作用下,执行右移操作,输出作为4/16线译码器的输出,解由图可见,74194构成扭环形计数器,CP到来前先清零.因此,74194从0000开始,在M1M0 01方式限制信号及 数态序表如表解5.26所示；74194 非门后 岛 S7高有效,波形图见图解5.26所示.123456CPQ0 Qi Q2 Q300 0 0 0110

26、0 02110 0311104111150 11160 0 1170 0 0 180 0 0 0表解5.267891050 I51 IS2S3S4S5S6S7图解5.265.27试用计数器74290设计一个5421编码的六进制计数器.解当74290的CP接CP脉7中,而将 CP0接Q2时,电路执行 5421 BCD码.5421编码 如表解7.23所示. N 6, Sn 1001 F R01E2 Q3Q0画逻辑图如图解5.27所示.工 I J IFR9(1)R9(2)R0(1)R)(2)A CP> CP0 74290Q0Q1Q2Q31Q3Q0Q1 Q2 客Q Q Q 窗解5.27CPQ3Q

27、2 Qiq00000100012001030011401005100061001710108101191100表解5.27具体设计如下5.28电路如图题5.28所示(1) 画出电路的状态图；(2) 说明电路的逻辑功能.解(1)由图可见,当计数器状态为0101时,R1R02 QQ.1 ,复位条件满足,计数器复位到 0000,完成一次计数循环.状态转换图见图解5.28.(2)由状态图可见,该电路为异步五进制加法计数图题5.28器.图解5.285.29电路如图题 5.29所示,要求(1) 列出电路的状态迁移关系(设初始状态为0110);(2) 写出F的输出序列.图题5.29CPQ0Q1Q2Q3A2 A AoDiF00 1 1 01 1 0D6010 0 1 11 0 0D4021 0 0 10 0 1Di131 1 0 00 11D3040 1 1 01 1 0D6050 0 1 11 0 0D4061 0 0 10 0 1Di171 1 0 00 11D3080 1 1 01 1 0D60表解5.29解(1)电路由移位存放器 74194和多项选择一 MUX构成.由于74194中右移数据输入Dsr Q3,且工作方式限制信号 M1M0 01 ,构成了环形计数器；而 8选1MUX的地址输 入