msp430设置基本时钟系统

1、msp430设置基本时钟系统时钟信号概述通过这些基本的时钟模块，我们可以得到3个有用的时 钟信号：1 ACLK 辅助时钟(Auxiliary Clock)ACLK是LFXT1CLK时钟源经1、2、4、8分频后得到的。ACLK可由软件选择作为各个外围模块的时钟信号，一般 用于低速外设。2 MCLK 主系统时钟(Main System Clock)MCLK可由软件选择来自LFXT1CLK、XT2CLK、DC0CLK三者之一，然后经1、2、4、8分频。MCLK通常用于CPU运行，程序的执行和其他使用到高速 时钟的模块。3 SMCLK 子系统时钟(Sub System Clock)SMCLK可由软件选

2、择来自XT2CLK或DC0CLK,然后经1、2、4、8分频。SMCLK通常用于高速外围模块。实验目的设置基本时钟系统实验要求熟练掌握对MSP430基本时钟系统的操作和时钟资源的分 配。实验内容1 了解MSP430F169的时钟资源。了解3个时钟源，低频震荡器XT1,高频震荡器XT2,数 控震荡器DCO。了解3个系统时钟通道ACLK, MCLK, SMCLKoACLK的时钟源只能来自XTloMCLK的时钟源能来自XT1, XT2, DC0。SMCLK的时钟源能来自XT2, DCOo2 启动震荡器了解震荡器失效标志的含义。XT1和DC0震荡器上电即启动。XT2震荡器需要操作XT20FF方能启动掌握

3、如何查询失效标志和处理震荡器失效问题3 分配时钟资源上电复位后默认XT2关，ACLK来自XT1, MCLK和SMCLK 都来自DCOo掌握通过对寄存器的操作分配时钟信号：设置 ACLK 来自 XT1, MCLK 来自 XT2, SMCLK 来自 XT2。 各个时钟通道的分频自定。4 时钟信号的输出时钟信号可以由P5.6、P5.5、P5.4输岀。需要修改I/O寄存器将管脚设置为输岀和功能脚模式。 实验注意事项1 检测震荡器是否工作，如果震荡器失效，则会有失 效标志产生。在清除了失效标志以后不要立刻再次去检查失效标志，最好延迟一段时间再去检查，因 为震荡器起震需要一段毫秒级的时间。2 注意上电后默

4、认的时钟分配状态3 程序开始要关闭看门狗（默认是开的），使用WDTCTL =WDTPW + WDTHOLD;语句。ttifndef _SETCLOCK_H ttdefine _SETCLOCK_H/xtx xtx xjx xjx xjx xTx xrx xTxxrx Tx rxxjx xrTx Tx Tx zTx xjxk|>叫、叫、xTx* Basic Clock Modulexjx Txxfx xfx x? 7x Tx Txxfx x?x xtx xjx xjx xjx XjS xix xfx xfx zTx TxXT> XT> XtX X7X X7XTx Tx Tx T

5、xTx Tx Tx Tx/ xjx xjx xr xr xr> xr> xjx xjx/ttdefineDCOCTL(0x0056) /* DCOCTL 的定义 */DEFC (DCOCTL ,DCOCTL )ttdefineBCSCTL1(0x0057) /* BCSCTL1 的定义 */DEFC (BCSCTL1 ,BCSCTL1 )ttdefineBCSCTL2(0x0058) /* BCSCTL2 的定义 */DEFC (BCSCTL2 ,BCSCTL2 )#define RSELO (0x01) /*ResistorSelectBit 0 */#define RSEL1

6、(0x02) /*ResistorSelectBit 1 */#define RSEL2 (0x04) /*ResistorSelectBit 2 */* DCOCTL的位定义*/ttdefineMODO(0x01)/*ModulationBit0*/ttdefineMODI(0x02)/*ModulationBit1*/ttdefineM0D2(0x04)/*ModulationBit2*/ttdefineM0D3(0x08)/*ModulationBit3*/ttdefineM0D4(0x10)/*ModulationBit4*/ttdefineDCOO(0x20)/*DCO Select

7、Bit0*/ttdefineDCO1(0x40)/*DCO SelectBit1*/ttdefineDCO2(0x80)/*DCO SelectBit2*/* BCSCTL1的位定义*/ttdefine XT5V (0x08) /* XT5V should always be reset*/#define DIVAO (0x10) /* ACLK Divider 0 */ #define DIVAI (0x20) /* ACLK Divider 1 */ #define XTS (0x40) /* LFXTCLK 0:Low Freq. / 1： HighFreq */#define XT2O

8、FF (0x80) /* Enable XT2CLK */* BCSCTL1的DIVA的功能定义*/#define DIVA_0 (0x00) /* ACLK Divider 0： /1 */#define DIVA_1(0x10)/*ACLKDivider1：/2*/#define DIVA_2(0x20)/*ACLKDivider2：/4*/#define DIVA_3(0x30)/*ACLKDivider3：/8*/* BCSCTL2的位定义*/ttdefine DCOR (0x01) /* Enable External Resistor : 1*/#define DIVSO (0x0

9、2) /* SMCLK Divider 0 */#define DIVS1 (0x04) /* SMCLK Divider 1 */#define SELS (0x08) /* SMCLK Source Select 0:DCOCLK/ 1:XT2CLK/LFXTCLK */#defineDIVMO(0x10)/*MCLK Divider 0 */#defineDIVM1(0x20)/*MCLK Divider 1 */#defineSELMO(0x40)/*MCLK Source Select 0*/#defineSELM1(0x80)/*MCLK Source Select 1*/#def

10、ine DIVS_O(0x00) /* SMCLKDivider0:/I*/#define DIVS_1(0x02) /* SMCLKDivider1:/2*/#define DIVS_2(0x04) /* SMCLKDivider2:/4*/#define DIVS 3(0x06) /* SMCLKDivider3:/8*/* BCSCTL1 的DIVS的功能定义*/* BCSCTL1的DIVM的功能定义*/#define DIVM_0 (0x00) /* MCLK Divider 0： /I */#define DIVM_1 (0x10) /* MCLK Divider 1： /2 */#

11、define DIVM_2 (0x20) /* MCLK Divider 2： /4 */#define DIVM_3 (0x30) /* MCLK Divider 3： /8 */* BCSCTL1的SELM的功能定义*/#define SELM_0 (0x00) /* MCLK Source Select 0: DCOCLK*/#def ine SELM_1 (0x40) A MCLK Source Select 1： DCOCLK*/#define SELM_2 (0x80) /* MCLK Source Select 2：XT2CLK/LFXTCLK */ttdefine SELM_3

12、 (OxCO) /* MCLK Source Select 3：LFXTCLK */#endif/#include;#include "BoardConfig h"#include "SetClock, h"/时钟设置函数/系统时钟设定void BCSInit (void)DCOCTL = 0x60 + 0x00;/ DCO 设置为 3030KHzBCSCTL1 = DIVA_O + 0x07;/ ACLK 为 LFXT1 (低频模式)BCSCTL2 = SELM_2 + DIVM_0 + SELS + DIVS_0;/

13、MCLK 为 XT2CLK/ SMLCK 为 XT2CLKvoid DelayMs(unsigned int ms)unsigned char i;while(-ms)for(i=110;i>0;-i);void main(void)unsigned int i;BoardConfig (0xb7);BCSInitO ;WDTCTL = WDTPW + WDTHOLD; / 停看门狗/BCSCTL1 |= XTS; / ACLK = LFXT1 = HF 模式P2DIR |=0xff;doIFG1 &二OFIFG; /清除振荡器失效标志for(i = OXff;i > 0;i) ; / 稳定时间while(IFGl &