同济大学20092010微机原理期终考试试题B卷答案_第1页
同济大学20092010微机原理期终考试试题B卷答案_第2页
同济大学20092010微机原理期终考试试题B卷答案_第3页
同济大学20092010微机原理期终考试试题B卷答案_第4页
同济大学20092010微机原理期终考试试题B卷答案_第5页
免费预览已结束,剩余3页可下载查看

付费下载

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、同济大学课程考核试卷(B卷)-答案20092010学年第一学期课号:100202 课名:微机原理及接口技术(双语)考试考查:考试此卷选为:期中考试()、期终考试()、重考()试卷年级专业学号姓名得分一、简答题(35分,每题5分)1. In the real mode of 8086, show the start ing and ending address of each segme nt located by the followi ng segme nt register value.(1) 4500H(2) 0CE00H解:(1) Starting Address 45000H, En

2、ding Address 54FFFH(2) Starti ng Address 0CE000H En di ng Address 0DDFFFH2. 已知AX=14C6H, BX=80DCH执行以下程序后,试问。ADDAX, BXJNO PROG1JNCPROG2JNS PROG3JMP PROG4(1) 分析标志位S,C,O,Z勺取值情况。(2) 指出程序将转向哪个标号?解:(1) S=1,C=0,O=0,Z=0(2) PROG13. How many address in puts and data in puts does the 32Kx 8bit DRAM device conta

3、in?解:因为32K=215,因此,Address In puts的数目为15 而数据宽度为8bit,故Data In puts的数目为84. Con trast a memory-mapped I/O system with an isolated I/O system.解:(P211)(1) 内存映射I/O系统a) 地址空间与存储器重叠;b) 不使用专门的In/Out指令;c) 采用相同的I/O访问和内存访问寻址方式,但对I/O访问很慢。(2) 独立I/O系统d) 地址空间不与存储器重叠;e) 需要专门的In/Out指令,且只能通过AL, AX, EAXJ存器进行数据交换;f) 内存访问寻

4、址方式采用20位地址寻址,而I/O寻址最多16位地址。5. 8086 CPU复位后AX, CS, IP勺值是什么?复位后CPU的启动地址又是什么?解:复位后AX和IP的值都是0000H,而CS中的值为OFFFFH故复位后CPU的启动地 址为 0FFFF0H6. What con dition does a logic 1 (high level) on the 8086 ALE pin in dicate. 解:ALE为1 (高电位)时表明总线上地址数据有效,即AD0-AD15地址数据复用线上是有效的地址数据,而A16-A19状态地址复用线上是有效的地址数据。该信号用于通知 外部锁存器进行地址

5、数据分离。7. 中断服务程序结束时,用RET指令代替IRET指令能否返回主程序,这样做会有什么 后果?解:(RET是普通子程序的返回指令 IRET是中断服务程序的返回指令)在中断服务程序中,用RET来代替IRET可以返回主程序。因为返回前在堆栈中还保 留CS和 IP的值。但是这样做会有问题。因为中断前保留在堆栈中的标志寄存器FLAGS勺值没有弹出,这样返回主程序后,可能会引发标志位错误而导致程序流程控制错误。二、分析与设计题(65分)8. 某微型计算机系统,其CPU地址线为20位,数据线为8位。需扩展内存140KB,其 中 RAM 为 128KB,选用 62256(32KX 8) ROM 为

6、12KB,选用 EPROM2732(4K8),要 求内存地址空间从40000H开始连续分配,RAM在低地址,ROM在高地址。(25分)(1) 分别需要多少块ROM和RAM?给出每一块存储芯片的内存地址范围。(10分)(2) 利用74LS138画出存储器地址译码图。要求与CPU三总线有相应的连接。(15分) 解:(1)因为需要扩展内存140KB,其中RAM为128KB, ROM为12KB 而选用的 RAM 芯片62256为32KB, ROM芯片2732为4KB 因此需要62256芯片4块,2732 芯片3块。而32K的地址范围大小为8000H,其范围为0000H-7FFFH 4K的地址范围大小为

7、1000H,其范围为0000H-0FFFH因此每块芯片的地址范围如下:RAM1: 40000H-47FFFHRAM2: 48000H-4FFFFHRAM3: 50000H-57FFFHRAM4: 58000H-5FFFFHROM1: 60000H-60FFFHROM2: 61000H-61FFFHROM3: 62000H-62FFFH 因为RAM芯片为连续配置,可以采用1片74LS138#码器。而62256的地址范 围为32K,因此其地址线位 A0-A140又RAM的总地址范围为 40000H-5FFFFH因 此有如下地址范围。-H- UL 心片A19A18A17A16A15A14A13A12

8、A11A10A9A8A7A6A5A4A3A2A1A0RAM101000000000000000000010 00r 111r 11111111:1:11:1RAM20100100000000000000001001111111111111111RAM3010101 0001 000000 100 10 100 1001010111111111111111RAM401011:000:000000:00 10:00 :001011111111111111111A0-A 14RDWRA0-A14D0-D7OE62256WECS CS系统总线74LS13840000H-47FFFH48000H-4FF

9、FFH50000H-57FFFHiA164*A仃*AM/IOAY0BY1CY2Y3Y4G1Y5G2AY6G2BY758000H-5FFFFHcsCSD 0-D 7显然,A0-A14直接接到62256芯片,而A15-A19用于地址译码,地址译码图如下:而ROM芯片为连续配置,可以采用1片74LS138译码器。而2732的地址范围 为4K,因此其地址线位 A0-A11。又RAM的总地址范围为60000H-62FFFH因此 有如下地址范围。-H- UL 心片A19A18A17A16A15A14A13A12A11A10A9A8A7A6AA4A3A2A1AoROM10110000000000000000

10、0011 00000r 111111:11:1:11:1ROM201100001000000 I00 I0:00 :001100001111111111111ROM3011 100010:000000:00 :0:00 :001100010111111111111显然,A0-A11直接接到2732芯片,而A12-A19用于地址译码,地址译码图如下:A0-A11RDA0-A11D0-D7OE2732CS# CSi CS系统总线A13A14*A 12A17 M/10 -AY0BY1CY2Y3Y4G1Y5G2AY6G2BY774LS13860000H-6 0FFFH61000H-61FFFH6200

11、0H-62FFFHD°-D 79. 一个Intel 8254芯片和8位CPU相连接,时钟0、1、2的寄存器以及控制寄存器端 口地址分别为20H、21H、22H和23H,现有10KHz的时钟信号连入8254的CLK0端, 且GATE(接高电平。8254的初始化代码如下。MOV AL,30HOUT 23H,ALMOV AL,0E8HOUT 20H,ALMOV AL,03HOUT 20H,AL请回答如下问题:(20分)(1) 给出Intel 8254的工作模式及其计数初值。(10分)(2) 画出8254的OUT0的输出波形。(10分)解:(1)从初始化根据题目要求,控制字为30H,表示采用

12、0#计数器,依次写低8位和 高8位计数值,采用工作方式0和二进制计数。因此,计数值为03E8H=100Q(2)因为计数值为03E8H=100Q因此对于10KHz的输入,在输出 OUT0在启动计数后变低,经过时间100010KHz写入计数值时刻= 0.1s后变高。8254的OUTO的输出波形如下IOUT0 *I00.020.040.060.080.1时间(秒)10. 已知一个与总线接口的8255A接口电路如下图所示,其中k0-k7与8255A端口 B相 连,LED发光二极管D0-D7及相应的驱动电路与端口 A相连,且已知8255A的端口 地址为83F0H83F3H要求如下。(20分)(1) 利用

13、门电路和74LS138译码器设计图中所示的译码片选电路,产生满足给定条件的CS信号。(6分)(2) 将8255A的A1、AO、D0-D7、RD、WR与总线的信号线进行正确连接。(6分)(3) 若要将开关k0-k7的状态在对应的LED二极管D0-D7上随时反映出来,即:若ki (i=0,)7开关闭合,则相应的LED灯Di (i=0,)7点亮。编写一个8086汇 编语言程序段,实现对8255A的初始化及要求的控制功能。(8分)AENA2A3译码片选电路A15IOR+5Vr0 r1 己r7ISA 总 线MEMRMEMWPB0CSPB1A1A0PB77RDPA0二WRPA1D0-D7PA78255Ak

14、0k1k7D0D1D7R7+5VR1ALEA1A0D0-D7/Ih-.PD8-D1574LS138AY0BY1CY2Y3Y4G1y5G2Ay6G2By7解:该题答案不唯一。参考答案如下。(1)可以先把所要求的地址83F0H写成二进制形式1000_0011_1111_0000B然后选择不同的地址线连入译码器电路,查看 CS端能得到正确的译码即可。 在连线时看这样几个关键连线:ISA总线的A1,A0分别连接到8255A的A1和A0 做片内译码用,IOR信号连接到8255A的RD引脚,IOW信号连接到8255A的WR 引脚,D0-D7数据总线连接到8255A的D0-D7端,地址线连接到译码电路输入,译码器电路有一个输出连接到CS。(3) 程序:只要求程序段,不要求完整的程序MOV DX, 83F3HMOV A

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论