计算机电路基础复习题要点

1、1对于某一支路电流的参考方向 。A. 可以任意设定B.必须与电流实际方向一致C.要根据其它电流参考方向设定D.只能按顺时针方向设定2、如图，已知 E=5V, R=10Q, I=1A，则电压 U= （） V。A、15B、5C、一 5D、103、 稳压二极管是利用PN结的特性，来实现稳定电压作用的。A.正向导通 B.反向截止 C.反向击穿D.温度特性4、三极管当发射结和集电结都正偏时工作于（）状态。A.放大 B.截止 C.饱和 D.无法确定 下图所示为三极管的输出特性。该管在 UCE=6V , IC=3 mA处电流 放大倍数（3为 。A、60B、80C、100D、10Uce/V当晶体三极管的发射结

2、和集电结都反偏时，贝卩晶体三极管的集电极电流将A、增大B、减少C、反向D、几乎为零对放大电路中的三极管进行测量，各极对地电压分别为UB=2.7V ，UE=2V ， UC=6V ，则该管工作在。A、放大区B、饱和区C、截止区D、无法确定某单管共射放大电路在处于放大状态时，三个电极 A、 B、 C 对地的 电位分别是 UA=2.3V，UB=3V，UC=0V ，则此三极管一定是A、PNP硅管B、NPN硅管C、PNP错管D、 NPN 锗管电路如图所示，该管工作在。A、放大区B、饱和区C、截止区D、无法确定测得三极管 IB=30 卩 A 时，IC = 2.4mA ; IB=40 卩 A 时，IC = 1

3、mA , 则该管的交流电流放大系数为。A、 80B、 60C、 75D、 100用直流电压表测得放大电路中某晶体管电极 1 、 2、 3 的电位各为V1=2V , V2=6V , V3=27V，贝卩。A、 1 为 e 2 为 b 3 为 cB、 1 为 e 3 为 b 2为cC、 2 为 e 1 为 b 3 为 cD、 3 为 e 1 为 b 2为c晶体管共发射极输出特性常用一族曲线表示， 其中每一条曲线对应一 个特定的A、iCB、uCEC、iBD、iE16、（2-1，低）某晶体管的发射极电流等于1 mA，基极电流等于20卩A，则它的集电极电流等于A、 0.98 mAB、 1.02 mAC、

4、0.8 mAD、 1.2 mA三极管各个极的电位如下，处于放大状态的三极管是A、 VB =0.7 V, VE =0 V, VC= 0.3 VB、 VB =- 6.7 V, VE= - 7.4 V,VC = - 4 VC、 VB =-3 V, VE =0 V , VC =6 VD、 VB =2.7 V, VE =2 V, VC= 2 V某放大器由三级组成，已知每级电压放大倍数为KV，则总放大倍数为。A、 3KVB、（KV ）3C 、 （ KV ） 3/3D、 KV一个三级放大器，各级放大电路的输入阻抗分别为Ri1=1M Q ,Ri2=100K Q , Ri3=200K Q,则此多级放大电路的输入

5、阻抗为。A、1M QB、100K QC、200K QD、 1.3KQ 选用差分放大电路的原因是。A、克服温漂B、提高输入电阻C、稳定放大倍数D、提高放大倍数差动放大器抑制零点漂移的效果取决于A、两个晶体管的静态工作点B、两个晶体管的对称程度C、各个晶体管的零点漂移D、两个晶体管的放大倍数38 差动放大电路的作用是。A、放大差模B、放大共模C、抑制共模D、抑制共模，又放大差模差动放大电路中当 UI1=300mV ， UI2=-200mV ，分解为共模输入信号UIC= d mV，差模输入信号 UID= a mV。A、 500B、 100C、 250D、 50多级放大器前级输出电阻，可看成后级的。A

6、、信号源内阻B、输入电阻C、电压负载D、电流负载在输入量不变的情况下 ,若引入的是负反馈 ,则以下说法正确的是。 A、 输入电阻增大B、 输出量增大C、净输入量增大D、净输入量减小48、 （2-3，低）为了实现稳定静态工作点的目的，应采用。A、交流正反馈B、交流负反馈C、直流正反馈D、直流负反馈关于理想运算放大器的错误叙述是（ ）。A. 输入阻抗为零，输出阻抗也为零； B.输入信号为零时，输 出处于零电位；C .频带宽度从零到无穷大；D .开环电压放大倍数无穷大 在差动电路中，若单端输入的差模输入电压为20V，则其共模输入电 压为（ ）。A. 40V B. 20V C. 10V D. 5V1、

7、 理想运放的两个重要结论是（）A 虚断 VI+=VI- ，虚短 i I+=iI- B 虚断 VI+=VI-=0 ， i I+=iI-=0C 虚断 VI+=VI-=0 ，虚短 i I+=iI- D 虚断 i I+=iI-=0 ，虚短 VI+=VI-2、对于运算关系为 V0=10VI 的运算放大电路是（ ）A 反相比例运算电路 B 同相比例运算电路 C 电压跟随 器 D 加法运算电路3、电压跟随器， 其输出电压为 V0=1， 则输入电压为（ ） A VIB - VIC 1 D -1同相输入电路，R仁10K,Rf=100K，输入电压VI为10mv,输出电压V0 为 （）A -100 mvB 100

8、mvC 10 mvD -10 mv5、加法器， R1= Rf=R2=R3=10K, 输入电压 V1=10 mv ， V2=20mv， V3=30 mv，则输出电压为（）A 60 mvB 100 mvC 10 mvD -60 mv6、反相输入电路，R仁10K,Rf=100K，则放大倍数AVf为（）100A 10-10D -100电流并联负反馈可以使输入电阻（）输出电阻（)A增大，减小B增大，增大C减小，减小D减小，增大如图1-2所示的电路中，A点电位为多少？(A )6V(B)0V(C )3V(D)-6V试回答在下列几种情况下，应分别采用哪种类型的滤波电路？1有用信号频率为10Hz。（）2有用信号

9、频率低于1000Hz。（）3希望抑制50Hz交流电源的干扰。（）4希望抑制2kHz以下的信号。（）（从a低通,b高通,c带通,d带阻四种滤波电路名称中选择一种填写在各小题后的括号中）1. 使用差动放大电路的目的是为了提高（）。A输入电阻 B电压放大倍数C抑制零点漂移能力D电流放X+6V 2QA Q10AQ大倍数2差动放大器抑制零点漂移的效果取决于（A 两个晶体管的静态工作点C 各个晶体管的零点漂移 3差模输入信号是两个输入信号的 入信号的（ ）。A 和 B 差 C 比值 4电路的差模放大倍数越大表示 （A 有用信号的放大倍数越大大B 两个晶体管的对称程度D 两个晶体管的放大倍数（ ），共模输入

10、信号是两个输D 平均值），共模抑制比越大表示 （ ）B 共模信号的放大倍数越C 抑制共模信号和温漂的能力越强5差动放大电路的作用是（）。A 放大差模 B 放大共模 C 抑制共模 D 抑制共模，又放大 差模6差动放大电路由双端输入变为单端输入， 差模电压增益是 （ ） A 增加一倍 B 为双端输入的 1/2 C 不变 D 不定 7差动放大电路中当 UI1=300mV ，UI2=-200mV ，分解为共模输入 信号UIC= （） mV，差模输入信号 UID= （） mV。A500B100C250D508在相同条件下，阻容耦合放大电路的零点漂移（）。A 比直接耦合电路大B 比直接耦合电路小C 与直接

11、耦合电路相同9差动放大电路由双端输出改为单端输出， 共模抑制比 KCMRR 减小的原因是（ ）A AUD 不变， AUC 增大B AUD 减小， AUC 不变C AUD 减小， AUC 增大AUD 增大， AUC 减小1直流放大器中的级间耦合通常采用（A ）阻容耦合（B）变压器耦合（C）直接耦合电感抽头耦合2差分放大电路的作用是（A ）A） 放大差模信号，抑制共模信号B)放大共模信号，抑制差模信号C） 放大差模信号和共模信号（D） 差模信号和共模信号都不放大3集成运放输入级一般采用的电路是（ A（A）差分放大电路（B）射极输出电路（C）共基极电（D）电流串联负反馈电路4典型差动放大电路的射极电

12、阻 Re 对（有抑制作用。（A ）差模信号（B）共模信号（C）差模信号与共模信号（D）差模信号与共模信号都没有5集成运放有（ C ）。（A） 一个输入端、一个输出端（C ）二个输入端、一个输出端6电路如图所示，这是一个（ C（ A） 双端输入、双端输出（B） 个输入端、二个输出端（D）二个输入端、二个输出端）差动放大电路。B） 双端输入、单端输出（ C）单端输入、双端输出 （D） 单端输入、单端输出1十进制数1000对应二进制数为 ，对应十六进制数为 <A : 1111101010 1111101000 111110110（ 1111101110B: 3C8 3D8 3E8 3F82、十

13、进制小数为0.96875对应的二进制数为 ，对应的十六进制数为。A : 0.11111 0.111101 0.111111 0.1111111B: 0.FC 0.F8 0.F2 0. F13、二进制的1000001相当十进制的 ，二进制的100.001可以表示为。A :62636465B: 23+2 22+2-2 23+2-2 22+24、十进制的 100 相当于二进制 。 1000000 1100000 1100100 11010005、八进制的 100 化为十进制为 ，十六进制的 100 化为十进制为。A:80726456B: 160 180 230 2566、在答案群所给出的关系式中正确

14、的为 ，在给出的等式中不正确的为 。A: 0.1112V0.7510 0.78>0 .C16 0 610>0 .AB16 0.1012V0.A16B: 0.87510=0E16 0.748=0.937510 0.1012=0 .A16 0.3116=0.14 187、十六进制数 FFF.CH 相当十进制数 。A : 4096.3 4096.25 4096.75 4095.75A : 7C5H 6C5H 7D5H 5D5HB: 200010 200210 200610 2008109、二进制数 10000.00001 可以表示为 ；将其转换成八进制数为 ；将其转换成十六进制数为 。5

15、 4 4 5A : 25+2 24+2 25+2 24+2B: 20.02 02.01 01.01 02.02C : 10.10 01.01 01.04 10.0810、 对于不同数制之间关系的描述，正确的描述为 。 任意的二进制有限小数， 必定也是十进制有限小数。 任意的八 进制有限小数，未必也是二进制有限小数。 任意的十六进制有限 小数，不一定是十进制有限小数。 任意的十进制有限小数，必然 也是八进制有限小数。11 、二进制整数 1111111111转换为十进制数为 ，二进制小数0.111111转换成十进制数为 。A : 1021 1023 1024 1027B: 0.9375 0.968

16、75 0.984375 0.992187512、 十进制的 160.5 相当十六进制的 ，十六进制的 10.8 相当十进制的 。将二进制的 0.100111001表示为十六进制为 ，将十六进制的 100.001 表示为二进制为 。A : 100.5 10.5 10.8 A0.8B: 16.8 10.5 16.5 16.4C : 0.139 0.9C1 0.9C4 0.9C8D : 28+2 - 8 28+2 - 9 28+2 - 10 28+2 - 12一、选择题（每题 5 分，共 10 题，总分 50 分）1、组合逻辑电路产生竞争冒险的可能情况是A. 2个信号同时由0-1B. 2个信号同时由

17、1-0C. 1 个信号为 0，另 1 个由 0-1D. 1 个信号为 0-1，另 1 个由 1-02 、若在编码器中有 50 个编码对象，则要求输出二进制代码位数为A. 5B 、6C、10D 、503、一个 16 选一的数据选择器，其地址输入（选择控制输入）端有（）个。A.1B.2C.4D.164 、一个 8 选一数据选择器的数据输入端有（ ）个A、8B、2C、3D、45、 在下列逻辑电路中，不是组合逻辑电路的有（）。A、译码器B、 编码器C、全加器D、寄存器6、101键盘的编码器输出（）位二进制代码A. B. 6C. 7D. 87、 以下电路中，加以适当辅助门电路，（）适于实现单输出组合逻

18、辑电路A.二进制译码器B、加法器C、数值比较器D、七段显示译码器8、组合逻辑电路在电路结构上的特点下列不正确的是（）A、在结构上只能由各种门电路组成B、电路中不包含记忆（存储）元件C、有输入到输出的通路D、有输出到输入的反馈回路9、n个变量可以构成（）个最小项。A、nB、2C、2AnD、25-110、标准与或式是由（）构成的逻辑表达式。A、与项相或B、最小项相或C、最大项相与D、或项相与1 .下列表达式中不存在竞争冒险的有。A.Y二 B+ABB.Y二AB+ BC C.Y二AB c+ABD.Y=（A+ B）A D2. 若在编码器中有50个编码对象，则要求输出二进制代 码位数为位。A.5B.6C.

19、10D.503. 一个16选一的数据选择器，其地址输入（选择控制输入）端有个。A.1B.2C.4D.164. 下列各函数等式中无冒险现象的函数式有。A. F =BC AC ABB. F =AC BC ABC. F =AC BC AB AB D. F = BC AC AB BC AB ACE. F =BC AC AB AB5 .函数F .AC AB BC ,当变量的取值为时，将出现冒险现象。A.B=C=1B.B=C=0C.A=1 ,C=0D.A=0 , B=06. 四选一数据选择器的数据输出丫与数据输入Xi和地址码Ai之间的逻辑表达式为丫二。A. AiAoXo AiAqX! A1A0X2 A1A

20、0X3B. AadXqC. A1A0X1D. A1A0X37. 一个8选一数据选择器的数据输入端有个。A.1B.2C.3D.4E. 86 在下列逻辑电路中，不是组合逻辑电路的有。A.译码器B.编码器C.全加器D.寄存器9. 八路数据分配器，其地址输入端有个。A.1B.2C.3D.4E. 810 .组合逻辑电路消除竞争冒险的方法有。A.修改逻辑设计B.在输出端接入滤波电容C.后级加缓冲电路D.屏蔽输入信号的尖峰干扰11 . 101键盘的编码器输出位二进制代码。A.2B.6C.7D.812 .用三线-八线译码器74LS138实现原码输出的8路数据分配器，应。A. sta=1 ,STB=D,STC

21、=0B.sta=1 ,stb=D,STC =DC. sta=1 ,STB=0 ,STC =DD.sta=D ,STB =0 ,STC =013 .以下电路中，加以适当辅助门电路，适于实现单输出组合逻辑电路。A.二进制译码器 B.数据选择器 C.数值比较器D.七段显示译码器14 .用四选一数据选择器实现函数Y =朋。.心。，应使。A.D 0=D2 =0 , Di =。3 = 1B.D 0=D? = 1 , Di =D3 =0C.D 0=D 1 =0 , D2 =D3 = 1D.D 0=Di =1 , D2=D3 =015 .用三线-八线译码器74LS138和辅助门电路实现逻辑函数 Y = A2A

22、；,应。A.用与非门，y=Y0YY4Y5Y6Y7b.用与门，y= Y2Y3C.用或门，Y=Y2 Y3D.用或门，Y=Y0 Y Y4 Y Y6 Y1. N个触发器可以构成能寄存位二进制数码的寄存器。A.N-1B.NC.N+1D.2 N2. 在下列触发器中，没有约束条件的是。A.主从JK B.主从D C.同步RS D.边沿D3. 一个触发器可记录一位二进制代码，它有个稳A.04.存储A.25 .对于B.1C.2D.38位二进制信息要个触发器B.3T触发器，C.4若原态Qn =0,OD.8欲使新态Qn+1 =1 ,应使输入T=。A.0B.16 .对于T触发器， 使输入T= 一A.07 .对于A.08

23、 .对于 逻辑功能。A.RS9 .欲使输端C.Q若原态Q=1,D. Q欲使新态Qn+1 =1 ,应OB.1D触发器，B.1JK触发器,C.Q欲使 Qn + 1 =Qn,C.Q若J=K ,则可完成D. Q应使输入D=D. Q触发器的C.TD.T /JK触发器按Qn + 1 =Qn工作，可使JK触发器的B.DA.J=K=0B.J=Q,K= Q C.J= q,K=QD.J二Q,K=O10 .欲使JK触发器按Qn + 1 =Qn工作，可使JK触发器的 输端。A.J=K=1B.J=Q,K= Q C.J= Q,K=QD.J=Q,K=111. 欲使JK触发器按Qn + 1 =0工作，可使JK触发器的 输入端

24、。A.J=K=1 B.J=Q,K=Q C.J=Q,K=1D.J=0,K=112 .欲使JK触发器按Qn + 1 = 1工作，可使JK触发器的输入端。A.J=K=1B.J=1,K=0C.J=K= QD.J=K=013 .欲使D触发器按Qn + 1 = q n工作，应使输入D=。A.OB.1C.QD. q14 .下列触发器中，克服了空翻现象的有。A.边沿D触发器B.主从RS触发器 C.同步RS触发 器D.主从JK触发器15 .下列触发器中，没有约束条件的是。A.基本RS触发器B.主从RS触发器 C.同步RS触 发器D.边沿D触发器16 .描述触发器的逻辑功能的方法有。A.状态转换真值表B.特性方程

25、 C.状态转换图D.状态转换卡诺图17 .为实现将JK触发器转换为D触发器，应使。A.J=D,K= D B. K=D,J= D C.J=K=DD.J=K= D18.边沿式D触发器是一种稳态电路。A.无B.单 C.双D.多1. 同步计数器和异步计数器比较，同步计数器的显著优点是。A.工作速度高B.触发器利用率高 C.电路简单D.不受时钟CP 控制。2. 把一个五进制计数器与一个四进制计数器串联可得到 进制计数器。A.4B.5C.9D.203 .下列逻辑电路中为时序逻辑电路的是 。A.变量译码器B.加法器 C.数码寄存器 D.数据选择器4. N个触发器可以构成最大计数长度（进制数）为的计数器。A.

26、N B.2NC.N2D.2 N5. N个触发器可以构成能寄存 位二进制数码的寄存器。A.N-1 B.N C.N+1 D.2N6. 五个D触发器构成环形计数器，其计数长度为 。A.5B.10C.25D.327. 同步时序电路和异步时序电路比较，其差异在于后者_。A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关8 位8421BCE码计数器至少需要 个触发器。A.3B.4C.5D.109. 欲设计0, 1, 2, 3, 4, 5, 6, 7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用 级触发器。A.2B.3C.4D.810. 8位移位寄存器，串行输

27、入时经 _个脉冲后，8位数码全部移 入寄存器中。A.1B.2C.4D.811. 用二进制异步计数器从0做加法，计到十进制数178，则最少需 要个触发器。A.2B.6C.7D.8E.1012. 某电视机水平-垂直扫描发生器需要一个分频器将 31500HZ的脉 冲转换为60HZ的脉冲，欲构成此分频器至少需要 个触发器。A.10B.60C.525D.3150013. 某移位寄存器的时钟脉冲频率为100KH，欲将存放在该寄存器 中的数左移8位，完成该操作需要时间。A.10 卩 S B.80 卩 S C.100 卩 S D.800ms14. 若用JK触发器来实现特性方程为cT1 =AQn ab,则JK端

28、的方程为。A.J二AB, K=a b B.J=AB , K=ab C.J= a b , K=AB D.J= ab , K=AB15. 要产生10个顺序脉冲，若用四位双向移位寄存器CT74LS19睐实现，需要片。A.3B.4C.5D.1016 .若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选 用个触发器。A.2B.3C.4D.1010. 组合逻辑电路中的冒险是由于 引起的。A .电路未达到最简B .电路有多个输出C .电路中的时延D .逻辑门类型不同11. 用取样法消除两级 与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？A .在输出级加正取样脉冲B.在输入级加正

29、取样脉冲C .在输出级加负取样脉冲D .在输入级加负取样脉冲12. 当二输入与非门输入为变化时，输出可能有竞争冒险。A . 01 10B . 00 10C . 10 11D. 11 0113. 译码器74HC138的使能端巳石耳取值为时，处于允许译码状态。A. 011B. 100C. 101 D . 01014 .数据分配器和 有着相同的基本电路结构形式。A .加法器B .编码器C .数据选择器D .译码器15 .在二进制译码器中，若输入有4位代码，则输出有个信号。A . 2B . 4C . 8D . 1616 .比较两位二进制数 A=A1A。和B=B1B。，当A> B时输出F=1,则F

30、表达式是A F 二 A1B1B. F 二 AA）亠 Bi 亠 BoC F 二 A1B1 亠 A J B1A0B0D F 二 A B 亠 Ao 亠 Bo17.集成4位数值比较器74LS85级联输入Ia<b、Ia=b、Ia>b分别接001，当输入二个相等的4位数据时，输出Fa<b、Fa=b、Fa>b分别为。A. 010|B. 001C . 100D . 01118.实现两个四位二进制数相乘的组合电路，应有 个输出函数。A.8B. 9C. 10D. 1119 .设计一个四位二进制码的奇偶位发生器（假定米用偶检验 码），需要个异或门。A . 2B . 3C . 4D . 520

31、 .在图T3.20中，能实现函数f=Nb bC的电路|8匚匚Ed*a1234567+5VA CB FA > 1C C A0丫0丫0QB AA1A丫1v0AA 2丫 2&丫 3丫4H1 E1丫50 CE2丫60 AE3丫7丫7> 1C F74LS138F(a)(b)图 T3.20(c)A.电路(a)B .电路（b）C .电路（c）不是1 . DRAM216464KX 1）外部引脚有（1条数据线C.16条地址A.16条地址线、2条数据线B.8条地址线、线、1条数据线D.8条地址线、2条数据线 分析：从芯片容量（64KX 1B）来看，有64K个编址单元，

32、应有16 条地址线（216=64K。但DRAM芯片集成度高、容量大、引脚数量不 够，一般输入地址线采用分时复用锁存方式，即将地址信号分成二组、 共用一组线，分两次送入片内。而 2164却有二条数据线，一条作为 输入，一条作为输出。答案：D2. 8086能寻址内存贮器的最大地址范围为（）。A.64KB B.512KB C.1MB D.16KB分析：8086有20条地址总线A0A19,它可以表示220=1 M个不同的 状态。答案：C3. 若用1KX 4的芯片组成2KX 8的RAM需要（）片。A.2 片 B.16 片 C.4 片 D.8 片分析：2片（1KX 4） 一组构成1KX 8的RAM所以需要4片。答案: C4. 某计算机的字长是32位，它的存储容量是64K字节，若按字编址,它的寻址范围是（）。A.16K B.16KB C.32K D.64K分析：因字长是32位，4个字节才能构成一字单元，若按字编址，贝卩 64KB 4B=16K答案：A5. 采用虚拟存储器的目的是（）。A.提高主存的速度B.扩大外存的存储空间C.扩大存储器的寻址空 间D.提高外存的速度分析：虚拟存储器的作用是使编程人员在写程序时不用考虑机器的实 际内存容量，可以写出比实际配