如何设计一个选通脉冲串又不会截短脉冲的电路_第1页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、如何设计一个选通脉冲串又不会截短脉冲的电路 要想从一个延续的时钟源选通一个完整的时钟脉冲序列而又不转变脉冲的持续时光和数量，不是一件简单的事情。在大多数状况下，容易的与门会有问题，见图1。 只要异步选通信号e是高电平，时钟脉冲就会通过与门。哪怕走失或失真一个脉冲都会很关键，那么容易的与门就不合适了因为时钟和e之间缺少同步，脉冲串中的第一个和最后一个脉冲常常会失真(比正常脉冲短)。图1：两种选通脉冲串的办法，一种是用法选通信号e和与门(y输出)，一种是量化器(蓝色)。本设计实例展示了一种用于综合异步选通的数学办法，这种电路可以在不转变脉冲宽度的条件下，从时钟信号中选通一个精确的脉冲串。这种电路被

2、称为量化器。按照量化器的工作原理做一个状态转换表(图2)。图2：异步有限状态机(fsm)转换主表，其中1，2，3，4，5，6，7带圈的数字是稳定fsm状态号(g是时钟输入)。图3：按照mealy(左)和moore(右)状态机做出的终于表格对。借助图2并按照mealy和moore状态机可以做出终于的表格对(图3)。图中：mc1：2-5-6-7和mc2：1-3-4是最大兼容集(按照mealy状态机);mc1：5-7、mc2：1-2-6和mc3：1-3-4是最大兼容集(按照moore状态机)。从图3可以看到，moore状态机的总笼罩率要求更大数量的最大兼容子集，也就是更糟糕。另一方面，第一个状态可以

3、是mc2集和mc3集的一个部分，它代表了用于额外电路优化的机会。但无需进一步考虑这个问题。现在就很简单画出压缩的状态转换表，并为z编码的内存单元和输出选通信号y画出卡诺-维奇图(图4)。图4：卡诺-维奇图按照卡诺-维奇图，为综合出来的电路写下规律公式：从这个公式可以看出，其中针对z+的最小项ez不是多余的。它在最小项ge和gz之间饰演着反竞争桥的重要角色，可以消退g的全部边沿处的延续竞争。式中：e=异步选通信号的反向输入;g=时钟;y=量化器输出。还可以增强一些额外的功能，比如flag.当flag是低电平常，脉冲串中的第一个脉冲不会被剪切掉，而是合并进脉冲串并且不会影响其宽度。当flag是高电平常，第一个脉冲被切掉，并排解在脉冲串以外。flag状态应保

人人文库> 全部分类> 生活休闲 > 科普知识

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论