将系统的阻性触摸屏更新到多点触摸屏

1、将系统的阻性触摸屏更新到多点触摸屏技术概述触摸屏是成熟的技术，最基本、也是最常用的是4/5线触摸屏。无数标准屏支持多种尺寸，可以挑选多种解码模拟解决计划。电阻触摸屏支持多种输入办法，比如手指、触摸笔、手套和指甲等等。触摸屏是一种新的解决计划，也有4/5线挑选，标准屏比较少，复杂的模拟解决计划也比较少。电容触摸屏比较适合手指的输入，不太适合指甲、触摸笔和手套的输入。电容屏幕最主要的优势是表面耐用性，成熟的电阻和电容触摸屏限于单点触摸。itouch等产品则采纳了多点触摸技术，多点触摸增强了人机接口，并增强了两路以上的同时输入或者触摸点。静态输入触摸的例子有键盘或者嬉戏手柄上的shift键和cont

2、rol、alt、delete功能键等，它们都有多路自立的控制；动态输入的例子有手势、指令、旋转动作或者收缩、扩大等等。用法过多点触摸技术以后，传统的触摸技术就显得太容易了。目前，可以用法到多点触摸技术的应用包括医疗影像(超声、x射线和mri在举行图像处理时需要用到)、信息查询终端 (相片打印、零售信息查询终端、地图/导航等)、音乐/视频播放器（itouch）、家电等。本文将介绍一个用法数字电阻触摸屏和max ii 来实现多点触摸系统的容易数字低成本替代计划。多点触摸解码任何多点触摸解决计划都从触摸屏开头。文中的例子用法nkkswitch的数字smarttouch，型号为ftas225-5.7a

3、-n。还有别的供给商提供的尺寸不同的其他数字电阻屏。处理接口是i2c，但也可以用法其他接口。ftas225-5.7a-n采纳了5.7”叠层屏幕，15行×15列，触点辨别率为5mm×7mm。屏幕叠层事实上是15×15的开关矩阵。数字电阻屏叠层用法水平和垂直的铱锡氧化物（ito）走线。走线之间是分开的，触摸时会使两层短路。在此次演示中，设计简化为8×8数字电阻触摸屏。本例子用法了处理器i2c接口，但是也可以为任何处理器提供随意串行或者并行接口。该设计只需要max ii将数字电阻触摸屏与处理器衔接起来，利用max ii内部上拉电阻和内部削减外部元件。在图1中，

4、垂直寄存器在每一列为每一行举行采样，水平寄存器组成了移位寄存器，阵列每次都被驱动为低电平。图中波形显示了没有触摸时屏幕是怎样解码的。当屏幕上没有点被触摸时，行探测信号保持高电平。当屏幕上第2行第2列被触摸时，导致其次行在c2采样期间被拉低。每次扫描显示屏时，i2c模块向处理器发送8字节数据。表1 触摸屏的优缺点图1 单点触摸解码的工作模式多点触摸解码是怎样工作的呢？图2中的波形显示了三个触点。图中的手指符号表示每一个触点是怎样映射到行列采样信号的。三个触点导致扫描期间浮现3个低电平脉冲。在某些3手指触摸条件下，容易解码器会错误地报告浮现混叠信号，而后者是不正确的触点解码。3个触点必需呈三角形，

5、其中两个点分享一行，两个点分享一列。图中的红圈画线显示了混叠信号解码脉冲。图2 多点触摸解码的工作模式改进后的解码器可以减小甚至消退混叠信号。首先，我们要做的是时钟速率提高，通常将时钟速率提高10-100倍。在图3中，i2c时钟从100khz提高到4mhz。增强了同步移位和采样使能信号(绿色)。 sft是移位使能信号，sen是采样时能信号。加入了时序控制模块，支持sft至sen延时调节(红色)，支持移位使能信号对使能延时调节举行采样。时序控制模块能够减小移位使能采样，使能延时可以增大移位使能。采样使能延时自立地控制每一列、每一行延时。图3 改进后的电路减小了混叠信号（1）电路是怎样去掉混叠信号

6、的呢？在实际系统中并没有调节时序，时钟更快一些。ra到re具体显示了产生混叠信号的触摸屏通路，包括ito走线阻抗、i到re。i到re具体阐述了产生混叠信号的触摸屏通路。因为采纳了电阻，从手指触点1到混叠信号脉冲的延时比较大，因此，控制采样使能时序会忽视它。如左下部的箭头所示，通过改进采样使能信号，可以消退混叠信号。图5具体显示了延时和时序变幻。时钟频率还是比实际例子慢，以便利理解该图。第0列和第5列的采样时序不同，以消退混叠信号。虽然c5 sen信号比c0 sen信号滞后，但还是比最初设计短得多。设计人员的目标是按照触摸屏和特性，使每一列和每一行的采样时序足够长，能够正确采样真正的触摸；同时采

7、样时序还要足够短，从而可以忽视混叠信号。利用max ii器件的可编程能力，用法jtag可以快速重新配置设计或者动态举行控制，很简单对电路举行调节。图4 改进后的电路减小了混叠信号（2）图5 改进后的电路减小了混叠信号（3）参考设计电路板十分容易（图6）。只需将max ii器件挺直衔接至触摸屏的30个引脚，以及15×15 阵列。还有下载衔接线j1，以及spi或者i2c衔接用的扩展插头j3。相对于i2c接口，led阵列更简单举行交互式演示。图6 演示电路板原理图图7是max ii电路结构图。它包括移位寄存器，含有来自时序控制模块的移位控制信号。时序控制模块还控制采样寄存器。为能够有效地演

8、示时序变幻的影响，将用法jtag源探测特性mega向导以及 ii和max ii系列支持的源探测编辑器。图7 max ii电路结构图8所示，时序控制模块有4个状态，显示在左下角。“复位”驱动全部引脚为高电平，建立时光为16个时钟周期。“移位”将列扫描移到左侧。“等待”是从移位到采样的可编程延时。jtag8模块控制延时，是从jtag电缆下载的8位数值，控制来自quartus源探测编辑器窗口。它还对内部节点举行采样，以便在quartus中实时读取。“等待”周期后，采样状态采集列数据。图8 时序控制模块max ii是可编程规律器件，很简单采纳免费的quartus ii设计工具对其举行定制，满足用法者的应用需求。同时，max ii cpld具有以下特性，十分适合数字电阻触摸屏解码：大量的i/o引脚，其中超低功耗max iiz系列含有160个i/o，max ii系列含有272个i/o，很少有处理器提供足够的i/o来解码数字电阻触摸屏；全部max ii器件都有内部振荡器