机顶盒硬件介绍

1、技 术 文 件 技术文件名称：基顶盒硬件结构分析 技术文件编号： 版 本： 文件质量等级：共 页(包括封面) 拟 制 苟利平 审 核 会 签 标准化 批 准 深圳市中兴通讯股份有限公司目 录1机顶盒硬件系统概述机顶盒硬件系统概述.32L64108 芯片接口芯片接口 .42.1L64108 构造简述.42.2L64108 的接口信号描述.5的时钟恢复信号部分.5的 CPU 时钟发生器部分 .6与外部 MEPG-2 音频视频解码器的接口部分.7的 JTAG 测试端口部分 .7的自测试信号部分.7串口信号部分 7外部系统总线接口部分.9并行接口及附加端口.10总线接口11图文电视接口 12的智能卡接

2、口部分.12通用目的（GPIO）信号部分.133L64005 的信号描述的信号描述 .133.1L64005 功能介绍.133.2L64005 信号具体描述.14用户接口部分 14视频音频 PES 流通道.14与视频编码器的接口部分.15与音频转换器的接口.15接口15接口16接口164视频编码器视频编码器.175音频音频 DAC 转换器转换器 .181机顶盒硬件系统概述机顶盒硬件系统概述 机顶盒，它是一个户内装置，它是把本地音频、视频设备和宽带网络连接在一起的接口设备。其主要作用就是从网络获取 MPEG 分组信号，并进行转换使其可以在模拟电视机进行显示。故其主要功能包括：MPEG-2 解码功

3、能、为模拟电视提供模拟接口输出、MPEG-2 PID 选择功能及提供电子节目指南。 由于电缆的宽带特性以及可能的双向传输特性，机顶盒还可以向其它一些应用发展，如视频点播，因特网浏览，电子邮件等，因而将具有很好的应用潜力。 机顶盒的硬件构成有以下几个主要模块：调谐器及 QAM 解调部分：实现将射频信号转换成 MPEG-2 传送流。MPEG-2 解码部分：实现对 MPEG-2 分组流进行解码，也即进行解压缩。对于传送流来说，还有多个 MPEG-2 节目流分接的实现。视频编码部分：用来将解码后数据流处理成普通模拟电视可以接收的数据格式。音频 D/A 转换部分：实现将解码后的音频数字流变成模拟量，给扬

4、声器提供直接输入。 LSI Logic 公司提供了实现机顶盒 STB 的一种系统方案。它提供套片形式。其主要芯片包括 L64108（关键器件，完成 MPEG-2 传送流的分接处理，内嵌 MIPS CPU，实现对其它器件的控制） 、L64005（主要实现 MPEG-2 的解码） 、ADV7175A（视频编码）和PCM1723（音频 D/A 转换） ，整个硬件构成如图 1 所示： 图 1 机顶盒硬件构成原理图 从图 1 中可以看出整个机顶盒数据处理过程及相应的硬件实现。 来自电缆的射频信号首先进入调谐器，主要对信号进行调谐，同时这部分的功能受L64108 控制，控制的实现通过 I2C 总线通信来实

5、现的。 进入 QAM 解调器的信号通过 QAM 解调和一系列的纠错处理后变成了 MPEG-2 传送流。同样它被 L64108 通过 I2C 总线来进行控制。传送流进入 L64108 将进行系统处理，包括对 MPEG-2 传送流的分接，MPEG-2 流的解扰等。通过 L64108 的处理，根据数据的特性将而流入不同的器件。由于 L64108 是整个系统的主设备，它要控制许多芯片，同时是操作系统和用户软件运行的硬件平台，故内嵌MIPS CPU（CW4001） ，外接 FLASH，用于存储系统启动和应用软件的数据。同时可外接DRAM，串口设备、并口设备和智能卡设备等。进入到 L64005 的仅是音频

6、和视频 PES 流，系统流则进入挂在 L64108 的 DRAM。视频和音频 PES 流在 L64005 里被解码，分别被处理成标准的 CCIR601 的视频输出数据和PCM-AUDIO 音频数据。L64005 的用户接口通过与 L64108 的外部系统总线相连，从而实现 L64108 对 L64005 的控制。视频编码器 ADV7175A 将送入的 CCIR-601 的 4：2：2 的 8 位数据转换成标准的模拟基带电视信号。它支持 NTSC 和 PAL 两种格式输出。ADV7175A 同时提供图文电视接口，可直接与 L64108 的图文电视接口相连。L64108 可通过 I2C 总线对 A

7、DV7175A 进行控制。音频 D/A 转换器 PCM1723 将接收到的音频数字流转换成模拟流。系统中还应有红外线遥控接收装置，以便实现红外线遥控。2L64108 芯片接口芯片接口2.1L64108 构造简述构造简述 整个系统中的关键芯片是 L64108。L64108 是一个高度集成的机顶盒控制和通信芯片，它集成了许多电缆机顶盒或数字视频系统（DBS）所需要的逻辑功能。L64108 主要包括下面几个组成部分：一个 MIPS CPU（CW4001）一个完全符合 MPEG-2 传送流标准的分接器多种外围接口一个 DRAM 控制器一个外部系统总线控制器 L64108 能够同时处理 32 个分组标志

8、符（PID） ，其中包括音频、视频和一般用途数据服务。它还集成了符合 DVB 标准的解扰模块。它能与通道（CHANNEL）解码器直接相连。同时也能与 MPEG-2 解码器直接相连。从而使得整个机顶盒设计变得更加简化。而 L64108片内集成的解扰模块相应地提高了机顶盒的安全性。 L64108 通过 PID 处理单元来处理传送分组，使得系统的 PES、PSI、SI 和私用数据变得可用。它同时缓冲并传送音频和视频 PES 流到外部 MPEG 解码器。它能与 L64105 或L64005 直接接口，它输出混合音频流和视频流到 MPEG 解码器。L64105 或 L64005 解码器扩展性通道缓冲特性

9、能够实现让你使用 L64108 的 DRAM 的部分空间来存储 A/V PES 流，从而使 L64005 能有更多的自由存储空间，增强 L64005 的 OSD 能力。 L64108 为机顶盒提供一些系统功能，包括：PCR 恢复和锁定图文电视覆盖与视频解码器与外部设备接口的 I2C 总线兼容的端口专用片选输出信号增强 Cache DRAM 控制器 由于绝大多数的传送流的处理和滤波是通过硬件来实现的，故 CPU（CW4001）的大部分时间能专门用于系统处理方面。2.2L64108 的接口信号描述的接口信号描述 L64108 的主模式下信号总体描述如图 2 所示。 图 2 L64108 信号示意图

10、2.2.1L64108 的时钟恢复信号部分的时钟恢复信号部分 这部分有两根信号线，信号 SCLK 是 27MHz 系统时钟输入信号线，由于系统时钟要与编码器端的系统时钟一致，它必须通过外部的压控振荡器提供输入。另一信号是SDET，它是一个输出信号，表示系统时钟误差信号，它来自 L64108 内部的一个 16 位误差调节器，此信号用于驱动一个低通滤波器从而产生一个模拟电压去控制外面的 VcxO。使 VcxO 输出的时钟频率严格与 MPEG 编码器一致。信号接口如图 3 所示。 图 3 时钟恢复接口原理图2.2.2L64108 的的 CPU 时钟发生器部分时钟发生器部分 这些信号产生 CPU 的内

11、部时钟，其速度是其它电路部分的两倍。为严格实现 CPU 内部时钟两倍于系统时钟，通过锁相环来实现此模块。主要信号描述如下：LP2：是一个双向信号，低通滤波器信号脚，此信号连接到一个外部 RC 滤波器从而为内部的 PLL 提供一个近地环路。PLLAGND：PLL 模拟地，输出信号，将 PLLVSS 信号返回到环行滤波器。PLLVDD：通过 PLLVDD 提供一个隔离滤波 3.3V 电压给 PLL 电路，使得片内数字部分的SWITCHING 噪声不会影响 PLL 的稳定性。PLLVSS：输入信号，此信号给 PLL 电路提供一个隔离地，使得片内数字部分的SWITCHING 噪声不会影响 PLL 的稳

12、定性。部分信号连接如图 4 所示。 图 4 CPU 时钟发生器的部分电路2.2.3L64108 与外部与外部 MEPG-2 音频视频解码器的接口部分音频视频解码器的接口部分 此部分提供 L64108 与 L64005 之间无缝的连接。在串行通信模式下，它可支持 27Mb/s的速率，在并行模式下，可达 13.5Mb/s 的速率。实际速率由 A/V 解码器的音频和视频请求信号来控制。信号描述如下：AREQn：输入信号，表示外部解码器接收音频的请求信号。当 AREQn 的为低电平时，表示外部解码器未准备好去接收音频数据。AVD7：0 ：音频和视频压缩数据信号，是双向信号线，通过 AVD7：0将来自片

13、内BUFFER 或 DRAM 的 PES 输出。当为并行模式时，数据输出宽度是 8 位，而当为串行行模式时，仅 AVD0 输出数据。AVALID：输出信号，音频数据有效标识信号，高电平将表示 AVD7：0上正在传送的音频数据有效。AVERRn：音频数据错误标志，输出信号，当被置为有效状态时，表示进入到解码器的音频或视频位流有一个不可恢复的错误。VREQn：输入信号，表示外部解码器接收视频的请求信号。当 VREQn 的为低电平时，表示外部解码器未准备好去接收视频数据。VVALID：输出信号，视频数据有效标识信号，高电平将表示 AVD7：0上正在传送的视频数据有效。2.2.4L64108 的的 J

14、TAG 测试端口部分测试端口部分这些信号驱动 IEEE1149.1 测试访问端口。TCK：输入信号，测试时钟。TDI：输入信号，测试数据输入。TDO：输出信号，测试数据输出。TMS：测试模式选择信号。TRST：测试端口复位信号。2.2.5L64108 的自测试信号部分的自测试信号部分 这些信号有 ECLK、IDDTN 和 ZTESTn。用于 LSI Logic 公司自测试芯片用，当芯片用于正常工作模式时，这些信号必须接一常数。其中 ZTESTn 与 VDD 相连，其它两个信号连接到 VSS。2.2.6串口信号部分串口信号部分 这些信号提供 L64108 与外面分系统连接，它让 L64108 与

15、外置式调制解调器，PC 或终端相连。L64108 包含三个串行通信的端口，它们完全符合 RS232 的接口标准。这些信号包括以下几个信号：CTSn0： 输入信号，低电平有效，表示外部接收器准备好数据转移。RTSn0：输出信号，发送请求信号，低电平有效，表示 PORT0 的数据已准备发送。DSRn0：输入信号，低电平有效，表示外部终端设备已经准备好数据转移。DTRn0：输出信号，外部终端设备的数据将可以发送。RxD0：PORT0 的接收数据信号线。TxD：PORT0 的发送数据信号线。L64108 共有三个串行通信口，除了 PORT0 外，还有 PORT1 和 PORT2，与之相对应的信号，但比

16、 PORT0 少了一些控制信号，典型的外接分别如图 5、图 6 和图 7 所示。 图 5 串口 0 的典型连接 图 6 串口 1 的典型连接 图 7 串口 2 的典型连接 PORT0 使用了四个控制信号，可用于调制解调器，也可用于通过 RS232 连接的PC。POR1 则用于简化的调制解调器控制。2.2.7L64108 外部系统总线接口部分外部系统总线接口部分 这些信号提供 L64108 与外部设备的接口，外部总线系统有 16 位数据线和 24 位地址线，一般情况下，L64108 控制系统总线，但一些外部设备也能在一定条件下获得总线的控制权，如 DRAM 控制器或其它 CPU。当 L64108

17、 放弃总线的控制权时，L64108 成为一个从设备，而外部的主设备可以直接访问 L64108 的所有资源，包括与 L64108 相连接的DRAM，所有的总线数据处理均同步于 27MHz 的系统时钟。ADDR23：0：，地址信号线，主模式下，为输出信号。从模式下为输入信号。Asn：地址线闸门，表示地址线信号上的数据有效。 ，方向与地址信号线一致。BGn：总线许可信号，主模式下有效，为输出信号。当有外部设备使 BRQn 信号有效时，L64108 通过输出 BG 的有效信号，使这个外部设备获得系统总线的控制权。BGAn：总线许可权获得确认信号，工作在从模式下有效，为输入信号。外部主设备通过输出 BG

18、An 的有效信号表明它拥有了总线的控制权，当此设备想放弃总线的控制权时才使BGAn 信号无效。BRQn：总线控制请求信号，主模式下，为输入信号，当外部设备发出这个有效信号时，表示此设备想拥有系统总线的控制权。CSn3：0：工作在主模式下，输出信号，外部设备的片选信号，其中 CSn0 和 CSn3 分别对于 BOOT ROM 和解码器 L64005 接口有独特的方式。CSn_008：输入信号，工作于从模式下。当外部主设备使此信号为低时，表示外部主设备想访问 L64108 的内部寄存器或由 CSn3：0驱动的外部 I/O 或 DRAM 设备。当工作在主模式下，此信号无论有效否，都被忽略。DMACK

19、n：DMA 通道应答信号，输入信号，来自于外部 DMA 控制器。要进行 DMA 方式通信，必须要 DMA 控制器获得总线的控制权，且在 DMA 通信的时间里 CSn_008 为低。DMRQn：DMA 通信请求。输出信号，表示 L64108 的 IEEE1284 请求一个 DMA 方式通信。DSn；数据闸门信号。高到低的跳变表示 DATA15：0正在传送有效数据。而低电平到高电平的变化表示应外部设备抓取数据。DATA15：0：数据总线通道。DSACKn1：0：数据总线宽度应答信号。11 表示等待状态，10 表示总线宽度为 8 位，01表示宽度为 16 位，00 为虚拟 32 位应答。INTn4：

20、中断信号，是一个非屏蔽中断，用于最高优先级的系统需要。INTn3：0：中断信号，为屏蔽中断，可设置成电平触发或边沿触发，表示一个外部设备想访问 CPU。MCLK：输出，主时钟。OEn；输出使能信号，表示 L64108 想从外部设备如 FLASH 或 SRAM 中读取数据。OP_MODE1：0：用于测试目的，正常操作模式时置于 00。R/Wn：读写控制信号。主模式下为输出，从模式下为输入。RESETn：异步复位信号，复位信号有效持续时间必须至少 16 个系统时钟。SIZE1：0：转移尺寸。表示当前总线时钟的操作数尺寸信号。L64108 的的 DRAM 接口部分接口部分 这些信号给 L64108

21、与外部的 DRAM 设备提供接口，接口中共有 16 位数据线，提供8 位或 16 位访问。提供 RASn1 和 RASn0 信号实现一片或两片 DRAM 配置。BA9/RASn1：DRAM 的第 9 位地址线或片 1 的行地址闸门信号BA8：0：DRAM 地址总线BD15：0：DRAM 数据总线CASHn0：片 0 高字节列地址闸门信号，表示当前 BA8：0 正在传送列地址信号，而数据通过 BD15：8传送。CASLn0：片 0 低字节列地址闸门信号，表示当前 BA8：0 正在传送列地址信号，而数据将通过 BD7：0传送。WEn0：输出信号，片 0 写使能信号RASn0：行地址闸门信号，当 L

22、64108 被设置成 512 页时，高到低的跳变提示外部 SDRAM锁存 BA8：0信号。而当被设置成 1024 页时，将使用 BA9：0。由于 L64108 可接两片 DRAM，故还有另一片相应的信号 CASHn1、CASLn1 和 WEn1 等。2.2.8L64108 并行接口及附加端口并行接口及附加端口 这些信号给 L64108 和外部设备间提供并行通信通道。端口通信完全遵从 IEEE1284 标准并可支持多种模式。这个端口同时也可是其它主机的从设备。L64108 并口内部结构如图8 所示。 图 8 并行接口原理图ACKn/AUXVn ：输出信号，当为有效时，有效数据被锁定于 L6410

23、8 的 IEEE1284 输入寄存器中。当 L64108 被设置成提供 AUX 端口能力，信号变为 AUXVn，输出信号，表示当前 PDATA7：0转移传输流。AUTOFDn：一般目的控制信号，其功能可通过 IEEE1284 的命令寄存器进行设置。BUSY：双向信号，设备忙信号。当信号有效时，表示并口未准备好数据转移。FAULTn：输出信号，错误提示信号，表示端口在操作时出现了一个错误。INITn：外设初始化信号，输入信号。当为低电平时，对端口进行复位。OP_MODE2/DATA_DIR：复位时被用于一个 STRAP 选择，而复位后，用于数据总线BUFFER。PDATAn7：0：双向信号，并行

24、 I/O 数据信号线，用于其它主机与此端口传送数据。当被设置成 AUX 模式时，数据线将传送来自分接器的传输流。PERROR：外设错误标志符，输出信号，表示此端口在数据处理过程中发现了一个错误，当 PERROR 被置为有效态时，FAULTn 将被同时被置为有效态。SELECT：输出信号，外设选择信号，被置为高电平时，表示此端口被选而连接到其它主机。SELECTINn：外设选择标识符，输入信号，当为低电平时，表示外部主机想选择此外设。STROBEn：输入信号，表示数据有效。2.2.9I2C 总线接口总线接口SCL：串时钟线，双向信号SDA：串数据线，双向信号I2C 总线接口如图 9 所示。 图

25、9 I2C 总线接口示意图 2.2.10图文电视接口图文电视接口TTXDATA：图文数据，输出信号，直接提供给视频编码器。TTXREQ：图文数据请求信号，为输入信号，表示外部视频编码器设备请求通过TTXDATA 传送图文数据。 图 10 图文电视接口示意图 2.2.11L64108 的智能卡接口部分的智能卡接口部分 全部为双向信号。可接两个智能卡，示意图 P219SC0_C4：此信号连接到智能卡的 C4 脚，接一上拉电阻。SC0_C8：此信号连接到智能卡的 C8 脚，接一上拉电阻。SC0_CLK：智能卡 0 的时钟信号，给智能卡提供时钟信号。SC0_DETECT：智能卡0 检测信号，当为高电平

26、时，表示一个智能卡被插入 SLOT0。SC0_I/O：智能卡 0 与 L64108 传送数据的通道。外接上拉电阻。SC0_RSTn：智能卡 0 的复位信号。SC0_VCC_ENn：智能卡 0 的 VCC 使能信号，用于电源的开关控制。SC0_VPP_ENn：智能卡 0 的 VCC 使能信号，用于电源的开关控制。对于智能卡 1 有智能卡 0 相同的接口信号。一个智能卡的参考连接如图 11 所示。 图 11 智能卡接口示意图2.2.12L64108 通用目的（通用目的（GPIO）信号部分）信号部分这些信号用于建造一个通用目的 I/O 端口，这些端口让你控制和监视不同的外部事件，除了一部分专用的通用

27、目的的 I/O 端口，还有上面其它一些端口可临时被作为通用目的 I/O脚。临时被分配成通用 I/O 脚是通过通用目的模式寄存器来进行设置的。专用的 GPIO 有 10 个信号。其它临时作为 GPIO 的有 40 个信号，总共有 50 个 I/O 信号。下面对 10 个专用的 GPIO 做一些说明。GPIO49：45，43：40：这些信号可被编程为驱动一个值写入存储器映射的寄存器或从存储器映射的寄存器中读出数据。由于测试目的，规定 GPIO46 在复位时必须为拉至高电平。GPIO44：除了具有上面各信号的功能，还可以作为 STRAP 选择，表示系统中使用ROM 的数据位宽度。3 L64005 的

28、信号描述的信号描述3.1 L64005 功能介绍功能介绍 上面重点分析了 L64108 的内部构成。下面介绍另一重要芯片 L64005 的接口部分。L64005 用于基于 MPEG-2 算法的数字音频和视频解码系统。L64005 的信号分布如图 12 所示。 图 12 L64005 管脚分布图 3.2L64005 信号具体描述信号具体描述 从图 12 中可以看出，L64005 的信号也分为几部分。3.2.1用户接口部分用户接口部分 此接口主要用来根据用户对 L64005 的功能要求，去配置 L64005 相应的寄存器。当从L64108 处并行进行 PES 流数据传送时，8 位数据线还用于传送并

29、行编码的 MPEG-2 流。A2：0：3 位地址信号线，输入信号。D7：0：双向数据信号线。CS：片选信号，输入。当为有效信号时，表示主机将对该片进行操作。READ：读写控制信号。WAIT：输出信号，低有效的 WAIT 表示当前用户接口正在传送数据。INTR：中断信号线，输出信号。3.2.2视频音频视频音频 PES 流通道流通道主要是与 L64108 进行接口。两个芯片能无缝地握手。除了将 L64108 的解码通道数据线 AVD7：0要与 L64005 的用户接口部分的 D7：0相连，L64108 的 AVD0 接 SERI。还得提供串行通信时钟 SCLKI。AREQ：音频传输请求，输出信号A

30、VALID：音频数据有效，输入信号ERROR：错误标志符，输入信号。SCLKI：串行时钟，输入信号。SERI：串行数据输入。VREQ：视频传输请求，输出信号。VVALID：视频数据有效，输入信号上面各信号的含义是与 L64108 的接口部分相应信号是一致的。3.2.3L64005 与视频编码器的接口部分与视频编码器的接口部分BLANK：表示复合信号输出标志符CREF：有效时表示当前 PD7：0传输的数据是 Cb 分量HS：水平同步信号PD7：0：像素数据输出总线VS：垂直同步信号RESET：复位信号 OSD：当被配置成输出时，表示在像素输出端口输出的像素包含 OSD 的合成数据。当作为输入时，

31、此信号是以场基础显示 OSD 的使能信号。SYSCLK：设备系统时钟，为 27MHz 除了 OSD 信号外，其它信号与 AVD7175A 视频编码器的相应无缝连接。数据线PD7：0连接编码器的 PD7：0，BLANK 连接编码器的 BLANK，HS 信号连接编码器的HSYNC 信号，VS 连接编码器的 FIELD/VSYNC，CREF 同编码器的 CREF 相连。RERET（复位信号）连接编码器的 RERET 信号。3.2.4L64005 与音频转换器的接口与音频转换器的接口LSI 提供的套片方案中音频转换器是 PCM1723。BCLK：串行 DAC 位时钟，输出信号。LRCLK：串行 DAC 左/右时钟，输出信号，表示采样数据属于左边或右边的立体声通道。ASDATA：音频串行数据线，输出信号。ACLK：外部音频时钟，输入信号，应为音频采样时钟的 256 倍或 384 倍。BCLK 与音频转换器的 BCKIN 连接，ASDATA 则与