计算机组成原理试题

1、历年考试真题一、选择题1. 下列数中最小的数是（ B ）。最大的是（C）。A. （1010011）2B. （42）8C. （10101000）BCDD.（25）162. 下列数中最大的数是（D）A. （ 101001）2 B.（ 52）8C.（00111001）BCD D.（ 2C）163. 两个补码数相加，只有在最高位/符号位相同时会有可能产生溢出，在最高位/符号位不同时（一 定不会产生溢出）。4. 两个补码数相减，只有在符号位不同时会有可能产生溢出，在符号位相同时（一定不会产生溢出 ）5. 定点数补码加法具有两个特点：一是符号位（与数值位一起参与运算）;二是相加后最高位上的进位（要舍去）。

2、6. 定点运算器是用来进行定点运算。7. 为了便于检查加减运算是否发生溢出，定点运算器采用双符号位的数值表示，在寄存器和主存中是采用（单符号 位）的数值表示。&长度相同但格式不同的 2种浮点数，假设前者阶 码长、尾数短，后者阶码短、尾数长，其他规定均 相同，则它们可表示的数的范围和精度为 （前者 可表示的数的范围大但精度低，后者可表示的数的范围小但精度高）。9 .在定点二进制运算器中，减法运算一般通过（补码运算的二进制加法器）来实现。在定点二进制运算器中，加法运算一般通过（补码运算的二进制加法器）来实现。10. 某机字长32位，采用定点 整数表示，符号位为1位，尾数为31位，则原码表示

3、法可表示的最大正 整数为，最小负整数为。（ A ）A. + （231-1 ）, -（231-1）B. （231-1 ）, - （ 232-1 ）C. +（230-1） , -（230-1）D. +（231-1） , -（1-2-31）11. 某机字长32位，采用定点 小数表示，符号位为1位， 尾数为31位，则原码表示法可表示的最大正小数为 ,最小负小数为。（ C ）A+（232 一 1），一 （1 231）B. + （231 一 1）, 一 （1 2 32）C. +（1 2 31），一 （1 2 31）D_+（231 1），一 （1-2-31）12. 在定点运算器中，无论采用双符号位还是采用单

4、符号位，都必须要有溢出判断电路，它一般用（ C ）来实现。A. 与非门B.或非门C.异或门D.与或非门13. 在定点运算器中，必须要有溢出判断电路，它一般用（C） 来实现A. 与非门B.或非门C.异或门D.与或非门9.加法器采用并行进位的目的是（提高加法器的 速度 ）。14 .计算机硬件能直接识别和运行的只能是（机器语言 ） 程序。15 .汇编语言要经过（汇编程序）的翻译才能在计算机中执行。16 .运算器的主要功能是进行（逻辑运算和算术运算）。17 .堆栈寻址的原则是（后进先出）。18 .组成组合逻辑控制器的主要部件有 （PC IR）19.运算器由ALU完成运算后，除了运算结果外，下面所列（D

5、）不是运算器给出的结果特征信息。A. 是否溢出B.有无进位C.结果是否为零D.时钟信号20 .微程序控制器中，机器指令与微指令的关系是（每一条机器指令由一段用微指令编成的微程序来解释执 行 ）。21 .程序计数器 PC的位数取决于（存储器的容量），指令寄存器IR的位数取决于（指令字长）。22 . RAM芯片串联的目的是（增加存储单元数量），并联的目的是（增加存储器字长）。23. 在独立编址方式下，存储单元和I/O设备是靠（不同的地址和指令代码）来区分的。19.输入输出指令的功能是 （ 进行CPU和 I/O设备 之间的数据传送）。24. 在独立编址方式下，存储单元和I/O设备是靠（不同的指令或不

6、同的控制信号）来区分的。25. 在统一编址方式下，存储单元和I/O设备是靠指令中的 （ 不同的地址）来区分的。22. CPU!过指令访问主存所用的程序地址叫做（ 逻辑地址）26 .相对寻址方式中，求有效地址使用（ D ）加上偏移量。A. 基址寄存器内容B栈指示器内容C. 变址寄存器内容D. 程序计数器内容27.变址寻址方式中，操作数的有效地址等于（C）。A. 基址寄存器内容姐上形式地址B. 堆钱指豆武器内容加上形式地址C. 变址寄存器内容加上形式地址D. 程序计数器内容加上形式地址28 .基址寻址方式中，操作数的有效地址等于（ A ）。A. 基址寄存器内容加上形式地址B. 堆栈指示器内容加上形

7、式地址C. 变址寄存器内容加上形式地址D .程序计数器内容加上形式地址29. 指令系统中采用不同寻址方式的目的是（D）A. 降低指令译码的难度B. 提高指令读取的速度C. 实现程序控制D. 缩短指令字长，扩大寻址空间，提高编程灵活性30. 关于操作数的来源和去处，表述不正确的是（D）A. 第一个来源和去处是CPU内部的通用寄存器B. 第二个来源和去处是外设中的寄存器C. 第三个来源和去处是内存中的存储单元D. 第四个来源和去处是外存储器31. 寄存器间接寻址方式中，操作数在（C）中A. 通用寄存器B.堆栈C.主存单元D.外存储器32 .在CPU与主存之间加入 Cache，能够提高 CPU 访问

8、存储器的速率，一般情况下Cache的容量命中率 ,因此Cache容量。（ C ）A. 越大，越高，与主存越接近越好B. 越小，越高，与主存越差异大越好C. 越大，越高，只要几十或几百K就可达90%上D .越小，越高，只要几K就可达90%上33. 在CPU与主存之间加入 Cache，能够（解决CPU和主存 之间的速度匹配问题）34. CPU中的通用寄存器（可以存放数据和地址）35. 在采用DMA方式高速传输数据时，数据传送是（ B ）。A. 在总线控制器发出的控制信号控制下完成的B. 在DMA控制器本身发出的控制信号控制下完成的C. 由CPU执行的程序完成的D .由CPU响应硬中断处理完成的36

9、 .每一条指令执行时通常有读取指令、执行指令、分柝指令等几个步骤，他们的执行顺序应该是（B ）。A. 读取指令、执行指令、分析指令B. 读取指令、分析指令、执行指令C. 分析指令、执行指令、读取指令D .执行指令、读取指令、分析指令37 .若主存每个存储单元为8位，则（C ）。A.其地址线也为 8位B .其地址线为16位C.其地址线与8无关D.其地址线与8有关38 .虚拟存储器管理系统的基础是程序的局部性原理，因 此虚存的目的是为了给每个用户提供比主存容量 （ B）编程空间。A.小得多的逻辑B.大得多的逻辑C.小得多的物理D.大得多的物理31. CPU输出数据的速度远远高于打印机的打印速度，为

10、解决这一矛盾，可采用（ C ）。A.并行技术B.通信技术C. 缓冲技术D.虚存技术39. 中断允许触发器用来（ D ）。A. 表示外设是否提出了中断请求B. CPU是否响应了中断请求C. CPU是否正在进行中断处理D. 开放或关闭可屏蔽硬中断40. 在控制器中，部件（指令寄存器IR）用于接收并保存从内存读出的指令内容，在执行本条指令的过程中提供本条指令的主要信息。41. 在控制器中，部件（程序计数器PC）用于存放下一条指令的地址。42. 微程序控制器中，机器指令与微指令的关系是（每一条机器指令由一段用微指令编成的微程序来解释执行）。43. 每一条指令执行时通常有分析指令、读取指令、执行指令等几

11、个步票，他们的执行顺序应该是（D ）。A.分析指令、读取指令、执行指令B. 分析指令、执行指令、读取指令C. 执行指令、读取指令、分析指令D. 读取指令、分析指令、执行指令44. 在中黯摞设置一个中惭屏蔽触发器，CPU可以根据需要对其执行置1'或清0'操作，便可实现对该中断嚣的（B ）管理。A.中断嵌套B.中断请求C.中断响应D.中断处理45. 组成一个运算器需要多个部件，但下面所列（ B ） 不是组成运算器的部件A.状态寄存器B.数据总线C. ALUD.通用寄存器46 .关于操作数的来源和去处，表述不正确的是（ D）。A. 第一个来源和去处是CPU寄存器B. 第二个来源和去处

12、是外设中的寄存器C. 第三个来源和去处是内存中的存贮器D. 第四个来源和去处是外存贮器47 .在控制器中，部件（ D）能提供指令在内存中的地址，服务于读取指令，并接收下条将被执行的指令的地 址。A.指令指针IPB.地址寄存器 ARC. 指令寄存器IRD.程序计数器 PC48 .指令流水线需要处理好（A ）3个方面问题。A. 结构相关、数据相关、控制相关B. 结构相关、数据相关、逻辑相关C. 结构相关、逻辑相关、控制相关D .逻辑相关、数据相关、控制相关49 .若主存每个存储单元存8位数据，则（ D ）。A.其地址线也为 8位B .其地址线为 16位C. 其地址线与 8有关D. 其地址线与 8无

13、关50 . CPU正在处理优先级低的一个中断的过程中又可以响应更高优先级中断的解决中断优先级别问题的办法被称为（ A ）。A.中断嵌套B.中断请求C.中断响应D.中断处理51. 存取周期是指存储器进行一次完整的读写操作所需要 的全部时间。52. 采用虚拟存储器的目的是为了给用户提供比主存容量大得多的逻辑编程空间。53. 在中断源设置一个中断屏蔽触发器，CPU可以根据需要对其执行置“ 1”或“ 0”操作，便可实现对该中断源的（ B） 管理。A.中断嵌套B.中断请求C.中断响应D.中断处理54. 硬连线控制器中，使用（节拍发生器）来区别指令不同 的执行步骤。55. 某存储器容量为 32K*16位，

14、则（C）A.地址线为32根，数据线为16根B.地址线为16根， 数据线为32根C.地址线为15根，数据线为16根D.地址线为16根， 数据线为15根56. 在数据传送过程中，数据由串行变并行或由并行变串 行，这种转换是由接口电路中的（移位寄存器）实现的57. 周期挪用方式常用于（直接存储器访问方式）的输入输 出中58. 当采用（B）输入数据时，除非CPU等待否则无法传送数据给计算机。A. 直接存储器访问方式B. 程序查询方式C. 程序中断方式D. I/O 通道方式二、判断题（将判断结果填在括弧内，正确打“号，错误打x号。每小题3分，共15分）1. 海明校验码是对多个数据位使用多个校验位的一 种

15、检错纠错编码方案，不仅可以发现是否出错，还 能发现是哪一位出错。 （ V ）2. 奇偶校验可以校验奇数个位的出错，并能确定出错的位置（x）3. 直接寻址是在指令字中直接给出操作数本身而不再是操作数地址。（ x ）4. 基地址寻址方式中，操作数的有效地址等于基址寄存器内容加上形式地址（V）5. 计算机中的流水线是把一个重复的过程分解为若 干个子过程，每个子过程与其他子过程并行运行。（ V ）6. 计算机中的流水线是把若干个子过程合成为一个 过程，使每个子过程实现串行运行。（x ）7 . CPU访问存储器的时间是由存储器的容量决定的， 存储器容量越大，访问存储器所需的时间越长。（ x ）&

16、随着CPU速度的不断提升，程序查询方式很少被 采用的原因是CPU与外设串行工作。（ V ）9. 指令系统中采用不同寻址方式的目的主要是缩短指令 长度，扩大寻址空间，提高编程灵活性。（V ）10 .在Cache的地址映射中，全相联映射是指主存中的任意一字块均可映射到Cache内任意一字块位置的一种映射方式。（ V ）11 . DMA空制器通过中断向 CPU发DMA青求信号。（ V ）12. 长度相同但格式不同的2种浮点数，前者尾数长、阶码短，后者尾数短、阶码长，其他规定均相 同，则前者可表示的数的范围大但精度低。（X ）13. 相对寻址方式中，操作数的有效地址等于程序计数器 内容与偏移量之和。（

17、V ）14. 在多周期CPU系统中，不是所有指令使用相同的 执行时间，而是指令需要几个周期就为其分配几 个周期。（V ）15. 组相联映像可以转化为直接映象或全相联映象，所以说，它是直接映象租金相联映象的普遍形式。（V ）16. 在采用DMA方式高速传输数据时，数据传送是通过为DMA专设的数据总钱传输的。（X ）17 .只有定点数运算才可能溢出，浮点数运算不会产生 溢出。（ x ）18 .硬连线控制器中，每条指令不同的执行步骤是通过控制信号形成部件的不同编码状态来区分的。（x）19 .引入虚拟存储系统的目的，是为了加快外存的存取 速度。（ x ）20 .按数据传送方式的不同，计算机的外部接口可

18、分为串行接口和并行接口两大类。（ V ）21. 在程序的执行过程中，Cache与主存的地址映像是由操作系统来管理的（x）22. 定点小数表示中，只有补码能表示-1 （V ）23. 两补码相加，采用 1位符号位，当最高位有进位时 表示结果产生溢出（x）24. 补码加减法中，操作数用补码表示，两数相加减，符号位单独处理，减法用加法代替（x）25. 微程序控制器中，每一条机器指令由一段用微指令编成的微程序来解释执行（V）26. 弓I入虚拟存储系统的目的，是为了加快外存的存取 速度（x）27. 中断服务程序的最后一条指令是中断返回指令（V ）三、简答题（共 29分）1 .计算机指令中要用到的操作数一般

19、可以来自哪些部件？（8分）答：（1）CPU内部的通用寄存器。此时应在指令字中给出用到的寄存器编号（寄存器名），通用寄存器的数量一般为几 个、十几个，故在指令字中须为其分配2、3、4、5或更多一点的位数来表示一个寄存器。（2）外围设备（接口）中的一个寄存器。通常用设备编号、或设备人出端口地址、 或设备映像地址（与内存储器地址统一编址的一个设备地 址编号）来表示。（3）内存储器的一个存储单元。此时应在指令字中给出该存储单元的地址。2. 什么是指令周期？举例说明一个指令周期往往要包含哪 几个执行步骤？ （7分）答：指令周期通常是指计算机执行一条指令所用的时间。一个指令周期往往要包含几个执行步骤，例如

20、可能包括读取指令、指令译码和读寄存器组、ALU执行运算、读写内存或接口、数据写回寄存器组这5个步囊。3. 一条指令要由哪两部分组成？各部分的作用是什么？（8分）答：第一部分是指令的操作码，它用于指明本条指令的运 算和操作功能，计算机需要为每条指令分配一个确定的操 作码。第二部分是指令的操作数地址，它用于给出被操作 的信息（指令或数据）的地址，包括参加运算的一个或多 个操作数所在的地址，运算结果的保存地址，程序的转移 地址、被调用的子程序的人口地址等。4. 按照操作数的个数不同，把指令分成哪几种？ （ 7分）答：按照操作数的个数不同，指令分为下面四种：（1）无操作数指令；（2）单操作数指令；（3

21、）双操作数指令,（4）多操作数指令。5. 什么是指令周期、机器周期和时钟周期？三者有何关系？答：指令周期通常是指计算机执行一条指令所用的时间。机器周期是指所有指令执行过程中的一个基准时间，通常以存取周期作为机器时间，时钟周期是机器主频的倒数，也称为节拍，它是控制计算机操作的最小单位时间。6. 硬连线控制器是使用什么子部件来区分和表示指令不同的执行步骤的？它的基本工作原理是什么？答：在硬连线控制器中，由节拍发生器（timing）来区分指令不同的执行步骤的。节拍发生器是由几个触发器电路实现的典型的时序逻辑电路，它为指令的每一个执行步骤 提供一个节拍状态信号，而节拍状态的变换标明了一条指 令执行步骤

22、的次序关系。7. 简述控制器在整机中起到的作用和它的基本功能。（8分）答：控制器部件是计算机的五大功能部件之一，其作用是向整机中包括控制器部件在内的每个部件提供协同运行所需要的控制信号。计算机的最本质的功能是连续执行指令，而每一条指令往往又要分成几个执行步骤才得以完成。所以，控制器的基本功能是，依据当前正在执行的指令和它当前所处的执行步骤，形成并提供出在这一时刻整机各部件要用到的控制信号，并且决定下一步将进入哪个执行步骤。8. 简述徽程序控制器的基本工作原理。（7分）答：微程序控制路是用多条微指令"解释执行"每一条指令的功能，硬件组成中的核心线路是一个被称为控制存储器的部件

23、（用ROM芯片实现），用于保存由微指令 （指令一 个执行步骤用到的控制信号的集合）组成的徽程序。在程序执行过程中，将按照指令及其执行步骤，依次从控制存储器中读出一条微指令，用敬指令中的微命令字段控制各 执行部件的运行功能，并用下地址字段形成下一条微指令的地址，使得微程序可以连续运行。9. 微程序控制器通常运用于什么场合？为什么？（ 7分）答：微程序控制器通常在性能要求不是特别高的系列计算 机系统得到普遍应用，相对硬连线控制器其运行速度较慢，难以使用在性能要求特别高的计算机系统中10. 计算机的存储器系统设计是如何实现“容量大"、“速度快"和“成本低"的要求的 ？（

24、 7分）答：将存储器系统设计成由高速缓冲存储器、主存储器和辅助存储器组成的多级结构。其中高速缓冲存储器的存 取速度与CPU速度处于同一个数量级，但其具有价格高、 功耗大、集成度低的特点，所以不适合用作大容量的存储 器；主存储器的存取速度略低，价格略高，具有集成度高、 功耗低的特点，用来存储经常使用的数据或程序；辅助存 储器是存取速度相对较慢但存储容量较大的存储器，用来 存储不太常用的大部分程序和数据。11. 多级结构的存储器是由哪3级存储器组成的？每一级存储器使用什么类型的存储介质？ （7分）答：多级结构的存储器是由高速缓存、主存储器和辅助存 储器（或虚拟存储器）组成的。高速缓冲存储器使用静态

25、 存储器芯片实现，主存储器通常使用动态存储器芯片实现， 而辅助存储器（或虚拟存储器）通常则使用快速磁盘设备 上的一片存储区。前两者是半导体电路器件，以数字逻辑 电路方式进行读写，后者则是在磁性介质层中通过电磁转 换过程完成信息读写。12. 静态存储器和动态存储器器件的特性有那些主要区别？各自主要应用在什么地方？ （7分）答：由于动态存储器集成度高，生产成本低，被广泛地用 于实现要求更大容量的主存储器。静态存储器读写速度快， 生产成本高，通常多用其实现容量可以较小的高速缓冲存 储器。13. 在计算机中采用多级结构的存储器系统，是建立在程序的什么原理之上的？这一原理 主资体现在哪些方面 ？ （8

26、分）答：多级结构的存俺器系统的运行原理是建立在程序运行 的局部性原理之上的。它主要体现在如下3个方面:（1）时间方面，在一小段时间内，最近被访问过的程序和数据 很可能再次被访问（2）空间方面，这些最近被访问过的程序和数据，往往集中在一小片存储区域中（3）在指令执行服序方面，指令的顺序执行比转移执行的可能性要大。14. 名词解释：存取周期、存取容量 答：存取周期是存储器进行两次连续、独立的操作（读或 写）之间的最小间隔时间。存取容量是存储器存放二进制代码的总数量，通常用存储器所能记忆的全部字数和字长的乘积来表示。15. 什么是总线周期？ （7分）答：总线周期，通常指的是通过总线完成一次内存读写操

27、 作或完成一次输入/输出设备的读写操作所必需的时间。依据具体的操作性质，可以把一个总线周期分为内存读周 期，内存写周期，I/O读周期，I/O写周期4种类型。16. 什么是总线仲裁？ （7分）答：数据传输总耍在计算机的两个部件之间进行，必须由 总线主设备首先启动这次传输过程，即申请总线使用权并 发出命令控制总线运行，而总线从设备则只能响应由主设 备发出的命令并执行读写操作。当有多个总线主设备同时 发出总线使用权的请求时，为了确保在任何时刻只有一个 总线主设备使用总线传输数据，需要决定由其中某个设备 获得总线使用权，这就是进行总线仲裁。与中断请求相似， 这些主设备使用总线的优先级高低是不同的，总线

28、仲裁器 一定是把总线使用权优先分配给优先级高的主设备使用。17. 什么是数据传送控制中的异步通信方式？ （7分）答：交换数据的过程中，通信设备的双方都需要对时间上 的配合关系进行控制，这就是数据传送控制，或称为总结通信控制，通常又称为同步问题。数据传送时双方使用 各自的时钟信号的通信方式称为异步通信方式。异步通信 的双方采用”应答方式"（又称握手方式）解决数据传输过程 中的时间配合关系，而不是使用同一个时钟信号进行同步。为此，CPU必须再提供一个时钟信号，通知接收设备接受已发送过去的数据。接收设备还将用这一时钟信号作为自己接收数据时的选通信号。18. 什么是数据传送控制中的同步通信方

29、式？ （7分）答：交换数据的过程中，通信设备的双方都需要对时间上 的配合关系进行控制，这就是数据传送控制，或称为总线 通信控制，通常又称为同步问题。数据在总线上传送时双方使用同一个时钟信号进行同步 的通信方式称为同步通信方式。这个共用的时钟信号通常 由CPU的总线控制逻辑提供，这里称它为总线时钟。一个或几个总线时钟周期构成一个总线周期，每个周期完成 一次数据传输，总线周期的长短，还需要与被读写部件的 存取时间相配合。由于通信双方使用同一时钟信号，完成 对地址、控制和数据信号的送出与接收，所以有比较高的 数据传输率19. 同步通信与异步通信的主要区别是什么？说明通信双 方如何联络？答：同步通信与

30、异步通信的主要区别是前者有公共时钟， 总线上的所有设备按统一的时序、统一的传输周期进行信 息传输，通信双方按事先约好的时序联络。后者没有公共 时钟，没有固定的传输周期，采用应答方式通信。四、计算题（每小题10分，共20分）1 .把正确的答案或选择写进括号内（二进制需要小数点后 保留8位）。(0.625)10=(0.011000100101)BCD=(0.101)2=(0.A)16(lAA)16=(000110101010)2=(426)102. 已知定点小数的真值X -0.1001 , Y-O. 0101，分别计算：(1) X原=(1.1001)X补=(1.0111)-X补=(0.1001)(

31、2) Y原=(0.0101)Y补=(0.0101)-Y补=(1.1011)(3) X+Y补=(1.1100)Y-X补=(0.1110)3. 把正确的答案或选择写进括号内 (二进制需要小 数点后保留8位)。(0.71)10=(0.01110001)BCD=(0.10110101)2=(0.B5)16(1AB)16(000110101011)2=(427)104.已知定点小数的真值0.1101 , Y=0.0001 ,分别计算(1)X原=(1.1101)X补=(1.0011)-X补=(0.1101)(2)Y原=(0.0001)Y补=(0 . 0001)-Y补=(1.1111)(3)X+Y补=(1.

32、0100)Y- X补=(0.1110)5. 将十进制数一 0.276和47化成二进制数，再写出各自的原码、反码、补码表示(符号位和数值位共8位)。(-0.276)10(-0.0100011)2(47)10(0101111)2 原码 1.0100011反码补码1.10111001 .10111011011111011111011116.写出 X= 10111101 , Y-00101011的原码和补码表示，并用补码计算两个数的差。X原=010111101Y原=100101011X补=01011101Y补=111010101X-Y补=0 11101000的原码、反码、补码表示(符号位和数值位共8位

33、)。(-0.288)10=(-0.0100100)2(49)10=(0110001)2原码1.0100100 00110001反码1.1011011 00110001补码1.1011100 00110001&已知X=0.1101 , Y=-0.0111 ,求X原、Y原、X补Y补、X+Y补。X原=0.1101Y原=1.0111X补=0.1101Y补=1.1001X+Y补=0.01107.将十进制数-0.288和49化成二进制数，再写出各自形成性考核练习册练习题一、计算题1. 将十六进制数据14.4CH表示成二进制数，然后表示成八进制数和十进制数。14.4CH=(10100.0100110

34、0)2=(14.23)8=(20.21875)102. 对下列十进制数表示成8位(含一位符号位)二进制数 原码和补码编码。(1) 17;X 原=00010001 , X补=00010001(2) -17 ;X原=10010001 , X补=111011113. 已知下列各x原，分别求它们的x反和x补。(1) x原=0.10100 ; x反=010100 , x补=010100(2) x原=1.00111 ; x反=111000 , x补=111001(3) x原=010100 ; x反=010100 , x补=010100(4) x原=110100 ; x反=101011 , x补=10110

35、04. 写出X= 10111101 , Y= 00101011的双符号位原码、反码、补码表示，并用双符号补码计算两个数的差。X原=00 10111101, X 反=00 10111101, X 补=00 10111101Y原=11 00101011, Y 反=11 11010100, Y 补=11 11010101X补+Y补=00 100100105. 将十进制数(0.71 ) 10变成BCD码、二进制数和16进制数，将(1AB) 16变换成二进制数和十进制数。二进制小 数点后保留8位。答案：(0.71 ) 10=( 0.01110001 ) BCD=( 0.10110101 ) 2 =(0.

36、B5 ) 16(1AB) 16 =( 000110101011 ) 2 =( 427) 106. 已知X= 0.1101 , Y= 0.0001 ,分别计算 X和Y的原码、 补码、一X和一Y的补码、X+ Y的补码、Y X的补码。答案：X原=(1.1101 )、X补=(1.0011 )、 X补=(0.1101 )Y原=(0.0001 )、Y补=(0.0001 )、 Y补=(1.1111 )X +Y补=(1.0100 )Y X补=(0.1110 )7. 写出X= 10111101 , Y= 00101011的双符号位原码、反码、补码表示，并用双符号补码计算两个数的差。答案：原码反码补码X= 101

37、1110100 1011110100 1011110100 10111101Y= 0010101111 0010101111 110101001111010101X Y=00 1110100000 1110100000 11101000二、判断题1. ASCII编码是一种汉字字符编码；x2. 一般采用补码运算的二进制减法器，来实现定点二进制数加减法的运算；x3. 在浮点数表示法中，阶码的位数越多，能表达的数值精 度越高；x4. 只有定点数运算才可能溢出，浮点数运算不会产生溢出。x5. 变址寻址需要在指令中提供一个寄存器编号和一个数值。"6. 计算机的指令越多，功能越强越好。x7. 程

38、序计数器 PC主要用于解决指令的执行次序。"&微程序控制器的运行速度一般要比硬连线控制器更快。x9 . CPU访问存储器的时间是由存储器的容量决定的，存储 器容量越大，访问存储器所需的时间越长。x10 .弓I入虚拟存储系统的目的，是为了加快外存的存取速度。x11 .按主机与接口间的数据传送方式，输入/输出接口可分为串行接口和并行接口。"12 . DMA控制器通过中断向CPU发DMA#求信号。“13 .输入输出指令的功能是进行CPU和I/O设备之间的数据传送。“14 .半导体ROM言息可读可写，且断电后仍能保持记忆。x15 .在采用DMA方式传输数据时，数据传送是在D

39、MA控制器本身发出的控制信号控制下完成的。"三、简答题：1 .简述奇偶校验码和海明校验码的实现原理。答：奇偶校验码原理：通常是为一个字节补充一个二进制位，称为校验位，通过设置校验位的值为0或1的方式，使字节自身的8位和该校验位含有 1值的位数一定为奇数 或偶数。在接收方，检查接收到的码字是否还满足取值为1的总的位数的奇偶关系，来决定数据是否出错。海明校验码原理：是在k个数据位之外加上 r个校验位，从而形成一个 k+r位的新的码字，使新的码字的码距比较 均匀地拉大。把数据的每一个二进制位分配在几个不同的 偶校验位的组合中，当某一位出现错误，就会引起相关的 几个校验位的值发生变化，这不但

40、可以发现错误，还可以 指出哪一位出错，为进一步纠错提供了依据。2 .简述教材中给出的MIPS计算机的运算器部件的功能和组成。答：MIPS计算机运算器部件功能和组成：运算器的首要功 能是完成对数据的算术和逻辑运算,由其内部的一个被称之为算术与逻辑运算部件(英文缩写为ALU)承担；运算器的 第二项功能，是暂存将参加运算的数据和中间结果，由其内部的一组寄存器承担；为了用硬件线路完成乘除指令运 算，运算器内一般还有一个能自行左右移位的专用寄存器 通称乘商寄存器。这些部件通过几组多路选通器电路实现 相互连接和数据传送；运算器要与计算机其它几个功能部 件连接在一起协同运行，还必须有接受外部数据输入和送 出

41、运算结果的逻辑电路。3 .浮点运算器由哪几部分组成？答：处理浮点数指数部分的部件、处理尾数的部件、加速移位操作的移位寄存器线路以及寄存器堆等组成。4 .假定 X = 0.0110011*211, Y = 0.1101101*2-10 (此处的数均为二进制)，在不使用隐藏位的情况下，回答下列 问题：(1) 浮点数阶码用 4位移码、尾数用 8位原码表示(含符 号位)，写出该浮点数能表示的绝对值最大、最小的(正数 和负数)数值；解答：绝对值最大：1 111 0 1111111 、1 111 1 1111111 ；绝对值最小：0 001 0 0000000 、0 001 1 0000000(2) 写出

42、X Y的浮点数表示。X浮=1 011 0 0110011 Y 浮=0 110 0 1101101(3) 计算X+YA:求阶差：| E|=|1011-0110|=0101B:对阶：Y 变为 1 011 0 00000 1101101C:尾数相加：00 0110011 00000+ 00 00000 110110 仁000110110 01101D:规格化：左规：尾数为 0 1101100 1101 ，阶码为1010F:舍入处理：采用0舍1入法处理，则有00 1101100+1=00 1101101E:不溢出所以，X+Y最终浮点数格式的结果：1 010 0 1101101 ，即0.1101101*

43、2105. 条指令通常由哪两个部分组成？指令的操作码一般有 哪几种组织方式？各自应用在什么场合？各自的优缺点是 什么？答：一条指令通常由操作码和操作数两个部分组成。指令的操作码一般有定长的操作码、变长的操作码两种组织方式。定长操作码的组织方式应用在当前多数的计算机中；变长 的操作码组织方式一般用在小型及以上的计算机当中。定长操作码的组织方式对于简化计算机硬件设计，提高指 令译码和识别速度有利。变长的操作码组织方式可以在比较短的指令字中，既能表 示出比较多的指令条数，又能尽量满足给出相应的操作数 地址的要求。6. 如何在指令中表示操作数的地址？通常使用哪些基本寻址方式？答：是通过寻址方式来表示操

44、作数的地址。通常使用的基本寻址方式有：立即数寻址、直接寻址、寄存器寻址、寄存器间接寻址、变址寻址、相对寻址、间接寻址、堆栈寻址等。7. 为读写输入/输出设备，通常有哪几种常用的寻址方式用以指定被读写设备？答：为读写输入/输出设备，通常有两种常用的编址方式用 以指定被读写设备，一是 I/O端口与主存储器统一的编制 方式，另一种是I/O端口与主存储器彼此独立的编制方式。&简述计算机中控制器的功能和基本组成，微程序的控制器和硬连线的控制器在组成和运行原理方面有何相同和不同之处？答：控制器主要由下面4个部分组成：(1) 程序计数器(PC,是用于提供指令在内存中的地址 的部件，服务于读取指令，能

45、执行内容增量和接收新的指 令地址，用于给出下一条将要执行的指令的地址。(2) 指令寄存器(IR),是用于接收并保存从内存储器读出来的指令内容的部件，在执行本条指令的整个过程中，为系统运行提供指令本身的主要信息。(3) 指令执行的步骤标记线路，用于标记出每条指令的各 个执行步骤的相对次序关系，保证每一条指令按设定的步 骤序列依次执行。(4) 全部控制信号的产生部件，它依据指令操作码、指令 的执行步骤(时刻)，也许还有些另外的条件信号，来形成 或提供出当前执行步骤计算机各个部件要用到的控制信 号。计算机整机各硬件系统，正是在这些信号控制下协同 运行，执行指令，产生预期的执行结果。由于上述后两个部分

46、的具体组成与运行原理不同，控制器被分为硬连线控制器和微程序控制器两大类。微程序的控制器和组合逻辑的控制器是计算机中两种不同类型的控制器。共同点：基本功能都是提供计算机各个部件协同运行所需要的控制信号；组成部分都有程序计数器PC,指令寄存器IR;都分成几个执行步骤完成每一条指令的具体功 能。不同点：主要表现在处理指令执行步骤的办法，提供控制 信号的方案不一样。微程序的控制器是通过微指令地址的 衔接区分指令执行步骤，应提供的控制信号从控制存储器 中读出，并经过一个微指令寄存器送到被控制部件。组合 逻辑控制器是用节拍发生器指明指令执行步骤，用组合逻 辑电路直接给出应提供的控制信号。微程序的控制器的优

47、点是设计与实现简单些，易用于实现 系列计算机产品的控制器，理论上可实现动态微程序设计， 缺点是运行速度要慢一些。组合逻辑控制器的优点是运行速度明显地快，缺点是设计 与实现复杂些，但随着EDA工具的成熟，该缺点已得到很大缓解。9 .控制器的设计和该计算机的指令系统是什么关系？ 答：控制器的的基本功能，是依据当前正在执行的指令， 和它所处的执行步骤，形成并提供在这一时刻整机各部件 要用到的控制信号。所以，控制器的设计和该计算机的指 令系统是一一对应的关系，也就是控制器的设计应依据指 令的要求来进行，特别是要分析每条指令的执行步骤，产 生每个步骤所需要的控制信号。10 .指令采用顺序方式、流水线方式

48、执行的主要差别是什么？各有什么优点和缺点？顺序方式是，在一条指令完全执行结束后，再开始执行下一条指令。优点是控制器设计简单，容易实现，；缺点是速度比较慢。指令流水线方式是提高计算机硬件性能的重要技术和有效 措施，在成本增加不多的情况下很明显地提高了计算机的 性能。追求的目标是力争在每一个指令执行步骤中完成一 条指令的执行过程。实现思路是把一条指令的几项功能划 分到不同的执行部件去完成，在时间上又允许这几个部件 可以同时运行。缺点是控制器设计复杂，比较不容易实现， 突出的优点是速度明显提高。11.在三级存储体系中，主存、外存和高速缓存各有什么作用？各有什么特点？答：多级存储器系统，是围绕读写速度

49、尚可、存储容量适中的主存储器来组织和运行的，并由高速缓冲存储器缓解 主存读写速度慢、不能满足 CPU运行速度需要的矛盾；用 虚拟存储器更大的存储空间，解决主存容量小、存不下规模更大的程序与更多数据的难题，从而达到使整个存储器系统有更高的读写速度、尽可能大的存储容量、相对较低的制造与运行成本。高速缓冲存储器的问题是容量很小，虚拟存储器的问题是读写速太慢。追求整个存储器系统有更高的性能/价格比的核心思路，在于使用中充分发挥三级存储器各自的优势，尽量避开其短处。12 .什么是随机存取方式？哪些存储器采用随机存取方 式？答：RAM即随机存储器，可以看作是由许多基本的存储单元组合起来构成的大规模集成电路

50、。静态随机存储器(RAM和动态随机存储器(DRAM可采用随机存取方式。13 .什么是虚拟存储器？它能解决什么问题？为什么？答：虚拟存储器属于主存-外存层次，由存储器管理硬件和操作系统中存储器管理软件支持，借助于硬磁盘等辅助存储器，并以透明方式提供给用户的计算机系统具有辅存的容量，接近主存的速度，单位容量的成本和辅存差不多的存储器。主要用来缓解内存不足的问题。因为系统会使 用一部分硬盘空间来补充内存。14 .什么是串行接口和并行接口？简述它们的数据传输方式和适用场合。答：串行接口只需要一对信号线来传输数据，主要用于传输速度不高、传输距离较长的场合。并行接口传输按字或字节处理数据，传输速率较低，实用于传输速度较高的设备，如打印机等。15 . CPU在每次执行中断服务程序前后应做哪些工作？答：CPU在每次执行中断服务程序前完