串行PCM码流解码电路设计与应用

1、第35卷第1期航空计算技术Vol 135No 112005年3月Aer onautical Computer Technique Mar 1 2005串行PC M 码流解码电路设计与应用甄国涌, 林华亮(中北大学电子科学与技术系, 仪器科学与动态测试教育部重点实验室, 山西太原030051摘要:测试台实现把接收到的±2. 5V PC M 码流还原出原始数据信息, 按照帧结构分路存储。该电路设计的关键是实现硬件同步, 包括时钟同步、码同步和帧同步, 并进行串并转换完成对高速PC M 码的解调。给出了±2. 5V PC M 码流经AD8138差分输出驱动后到HCP L2631光

2、电耦合器的电路, 将差分信号转换成TT L 逻辑电平。本文主要详细讲述了如何利用差分变换后的波形提取位时钟信号。该电路设计已用于某弹上设备测试台, 具有工作稳定, 抗干扰能力强的特点。关键词:差分输出驱动; PC M 码; AD8138; 码同步; 帧同步; 解码引言某弹上设备产生的PC M 接收的数据、:输出码型为不归零码1. MHz, 字长8bit, 主帧长96字, 主帧同步码为E BH 和90H, 副帧长64个主帧, 副帧同步码14H 和6FH, 全帧长6144字。该PC M 码信号以±2. 5V 电平形式发送, 单端输入解码易受到干扰如电源和地的噪声, 故测试台采用差分解码的

3、方式。差分输出的编码信号符合差分电平标准。经光电耦合器把差分电平信号转成符合标准的TT L 电平信号, 再通过CP LD 解码电路产生码同步信号并将该串行信号进行串并转换, 还原出原始数据信息, 并保存于后续数据存储器。最大化, 从信息, 到0. 01%的建立时间为转换速率为1150V /us, 过驱动的恢复时间为4ns, 失调电压为1Mv, 工作电压从3V 到±5V, 5V 时的功耗为90mW , 可用在ADC 驱动器, 单端到差分转换器, I F 和基带增益区块, 差分缓冲器和线路驱动器。2电平转换电路设计差分信号需转成符合标准的TT L 电平信号; 而且还须于弹上设备浮地, 避

4、免形成共地干扰和电流倒灌。采用有效的光耦隔离方法, 如图1所示。HCP L -2631是双通道光电耦合器, 该器件是TT L /CMOS 兼容的低功耗高速数字光电耦合器, 其速度可达15MBd 。该器件的输入端是Ga A sP 材料LE D , 输出端是高增益集电极开路肖特基钳位晶体管, 该器件同时具有输出s 的使能控制。它的内部屏蔽结构可保证最小5kV /共模瞬态抗扰度。图1中PC M I N 为±2. 5VPC M 信号输入到AD8138, 经HCP L -2631把差分电平转换为TT L 电平信号。AD8138的地线为弹上设备的地, 而0VG ND 为差分解码部分的地, 它与弹

5、上设备的地相互1差分输出电路设计弹上设备结合每个信源数据编排入并串转器, 输出串行数据, 经运算放大器转换输出±2. 5V 的单端信号。测试台采用高性能高速320MHz 差分放大器AD8138进行差分输出转换, 如图1所示, 在模拟阶段差分信号可以滤掉高阶谐波分量, 同时也可以滤掉电源或地的干扰。这样就有利于驱动后级电路即电平转换电路。AD8138采用XFCB 双极工艺, 容易用作单端到差分放大器的转换, 从而简化差分信号放大和驱动, -3d B 带宽320MHz, 可调整共模输出电压, 外部调整增益和低的谐波失真, 它的差分输出帮助平衡输入收稿日期:2004210215基金项目:国

6、家自然科学基金资助项目(60104005 。隔离。当光电耦合器的第3引脚为5V 时光耦LE D 不发光, PC MOUT 输出为高的TT L 电平; 相反, 当第3引脚0V 时输出为低TT L 电平。在信号进入光电耦合器前, 需对信号整形滤波和阻抗匹配, 由RC 网络完成阻抗匹配和滤波, 以消除线路终端反射和滤除高频干扰信号。作者简介:甄国涌(1971- , 男, 山西阳泉人, 副教授, 博士研究生, 主要研究方向为测试计量技术及仪器 。 航空计算技术第35卷第1 期80图1转换PC M 信号到TT L 信号硬件电路图3解调PC M 码设计解调PC M 码采用CP LD +MCU+SRAM 的

7、模式, 使之既具备CP LD 的高速度和设计的灵活性, 又有单片机丰富指令集所提供的强大控制能力, 而且总体设计采用了最大系统集成, 极大地简化了系统构成, 有利于减少系统硬件失误概率, 提高其工作可靠性。的特殊设计来实现, 即在数据序列中插入特殊字符同步码, 通过它来描述系统的帧同步方式和实现方法。运用该方法能够实现帧同步, 在实际应用中解码在相当一个阶段没有出现错误, 但是接收到几千帧数据后, 就出现串码的现象, 这并不是缓冲器读写信号不稳定造成的, 问题关键在于帧同步特征码为EB90H, 原因是这2字节的特征码与数据流中的某一3. 1时钟同步实现CP LD , 。PC 率(1. 9660

8、8MHz 传送数据的, 因此, 在串行数据流中各码元之间的相对位置是固定的, CP LD 接受端为了从转换后的TT L 电平串行数据中正确区分出一个个信号码元, 首先必须建立起准确的时钟信号, 即同步时钟, 也是要求接受端和发送端有同样的一个时钟, 从而使得发送方和接受方同步工作。也是位同步 。数据相同, 也就是会误认为一帧数据结束。为了避免这种情况的出现, 采用3个8位数字比较器, 特征码选为40H 、14H 、6FH 。运用这样的方法后检测系统接收的数据没有出现串位的现象。图2VHDL 生成时钟同步信号313PC M 码串并转换帧同步实现后, 就要把串行数据转换为并行数据, 这也是PC M

9、 解码的最终目的。串并转换器采用VHDL 语言实现。如下程序。同步时钟、帧同步码及PC M 码是解码的最基本、也是最重要的信号。转换如图2所示, CLK 是测试台自身工作的时钟, 为19. 6608MHZ, 恰好是串行PC M 码信号的速率1. 96608MHZ 的10倍; RST 为外部硬件复位信号, 即刚上电时该模块复位; dpc m _s 为输入的PC M 码流信号。“F128”功能模块将供给测试台的时钟十分频, 不断判断PC M 码的变化来同步它的码率, 经这样的反复调整, 使两者相位一致。后的8位并行数据写入SRAM 中。全帧数据完全解码完成的标志是最后两个字节为146FH 。312

10、帧同步的实现为了从传输信号流中恢复出数据流, 还需要另一种形式的同步, 即帧同步。帧同步的任务是将解调出的数据比特序列进行正确的分组, 它一般通过传输数据格式4结论本系统工作稳定, 能准确地解调出PC M 码差分信号, 没有出现误码, 抗干扰能力强, 工作可靠性高。该解码系统已经成功地应用于某弹上设备测试台。 2005年3月甄国涌等:串行PC M 码流解码电路设计与应用81图3帧同步码生成电路原理图参考文献:1任勇峰. 高速PC M 码信号源及其解码电路的设计J .华2毕海, 李永新, 李柯. 微型多路PC M 遥测编码器的设计J .遥测遥控, 1998, 19(4 :13-233何群, 张万

11、杰, 黄翠凝. 用于某飞行器的PC M 遥测系统中北工学院测试技术学报, 2001年, 15(2 .码同步器的设计J . 遥测遥控, 1996, 17(5 :40-44.4宋万杰, 罗丰. CP LD 技术及其应用M.西安:西安电子科技大学出版社, 1999, 12.Desi gn and Appli cati on of Decodi n g C i rcuits of Seri a l PC M Dat aZHEN Guo 2yong, L I N Hua 2li a ng(D epa rt m en t of E lectronics S cience and Technology, N

12、 orth China Institute of Technology,Key L aboratory of Instrum en tation Science &D ynam ic M easure m ent, M inistry of Education , Taiyuan 030051, China Abstract:Test p latf or m acco mp lished the m issi on of decoding high -s peed difference PC M signal received, and re 2cording data by fra

13、me . A ls o it achieved serial -parallel data conversi on . The key is how t o i m p le ment hard ware synchr oni 2zati on, concludes cl ock -synchr onizati on, code -synchr onizati on and fra me -synchr onizati on . The paper intr oduce the circuit on conversing difference signal t o TT L , and intr oduce in detail how t o gained bit -cl ock signal. The circuit has app lied in one test p latf or m of s