整理集成电路设计基础作业题解答1～4

1、精品文档精品文档 第一次作业：1、为什么PN结会有单向导电性？答PN结是由P型半导体和N型半导体结合在一起形成的。P型半导体多子是空穴，N型半导体多子是电子。当形成PN结后由于载流子的浓度差，电子会向P型侧扩散，空穴会向N型侧扩散。随着扩散的进行，会在接触处形成一定厚度的空间电荷区，电荷区中的正负离化中心形成内建电场。随着空间耗尽区的扩展 和内建电场的增强，电场作用下的漂移得到加强，扩散随之减弱，最后漂移电流和扩散电流达到平衡。若 给PN结两端加上正电压，外加电场将会削弱内建电场从而加强扩散削弱漂移，此时扩散电流电流大于漂 移电流从而形成正向导通电流。当PN结加上反向偏压后，外加电场和内建电场

2、同向，此时扩散进一步收到抑制，漂移得到加强。但漂移的少数载流子非常少，所以没能形成大的反向导通电流。这就是PN结的单向导电性。2、 为什么半导体掺杂后导电能力大大增强答：本征半导体在常温情况下由于热激发产生的空穴电子对浓度大约在1010量级。而在常温下本征半导体的导电能力非常弱。当掺入B或P等杂质后，在常温下的掺杂杂质基本全部离化，杂质的离化而会在价带或导带产生大量的能做共有化运动的空穴或电子。在杂质没有补偿的情况下，载流子浓度近似等于杂质浓 度，半导体掺杂后n,p大大增加。根据电导率d=n(n)+pq卩(p)可知，掺杂半导体的电导率大大增加，即 导电能力明显增强。3、 为什么晶体管有放大作用

3、？答：我们定义晶体管集电极电流和基极电流的比值为晶体管放大倍数。只有当晶体管处于放大状态时才具 有线性放大能力。当BE结正偏，BC结反偏时管子处于放大状态。因为发射极高掺杂，在BE正向导通时,发射极的大量电子(以NPN管为例)扩散到基区。基区空穴扩散到发射极，而基区浓度远比发射极来得低，所以电子扩散电流占主要部分。因为基区很薄且载流子寿命很长，到达基区的电子只有一小部分和基 区注入得空穴复合，绝大部分要在反偏的集电结内建电场作用下而漂移到集电极。所以集电极电流与基极 电流的比值比较大，即放大倍数比较大。第二次作业1.3、题目略解答：(1)由图可知2 2SB二 LBWB=45 60um = 27

4、00umSBL二 LBLWBL=(65 -25) (122.5 - 25) = 3900um22S| 内=95 140=13300um2$孔=LE孔WE孔=15 10=150um2SML=Lc 孔WL = 40 10=400um2由图可知DE_B=15um DE-B孔=15umDB_B 孔= 10um DB4=15umDc-i=22.5umDB孔= 17.5um精品文档精品文档(2)ISO_ _ _ _ _单位t nun比例:I：500单位：mm埋层掩模版比例*1：500(3)各层版图如下(不按次序排放)精品文档精品文档单位辛nn比例：1；500发射极相集电极楼触掩模单位：皿隔离桝掩模版比例：

5、1：500精品文档精品文档中位；mm比例:I：500接触孔掩模版ISO0.20 |单位:mm比例：1：500金属引线掩模阪精品文档精品文档单位:mn比例；I；5001.5、题目略设计条件如下：1单条形基极，单条形发射极，单条形集电极2工艺允许最小宽度为2u3外延层厚度和各图形的间距也是2u4采用标准的PN结隔离双极型工艺5要求管子占有面积最小解答：根据以上条件可以得到以下layoutISO精品文档精品文档精品文档精品文档(1)根据以上版图可以计算一个NPN管的版图面积为2S = L W = 26um 16um =416m每平方厘米管子的个数N =:. 2.4 105416(2)每个管子的功耗=

6、2W5= 8.3 103W2.4X1052 4 x 105(3)当最小间距是5um时，N =2:2.5X2.5当最小间距是0.5um时，N =2.4 10516 =3.84 106，每个管子的功耗=2W6= 5.21 10W3.84 汉 1062.1利用EM模型证明1E -：R1CiVBE Vtln1-1E0其中IES为集电极短路时，发射极的反向饱和电流，它与集电极开路时发射极反向饱和电流 系;38400,每个管子的功耗= 5.21 10*W38400VBC=Vtln1IC0题目有错IE口RIC该将VBE=VtIn1U改IE0VBE=Vtln上 也将lE0VBC=Vtl n11C1C0-FlE

7、- lC改为VBC二Vjn1亠戈C1CBO证明：根据EM模型可知IE=IF一：FIR“ESexp(VBE) - JVt一各1csfexpC*) T-Vt_lcFIETRFIESexp(VVE) -1_Vt卜p怜邛一LVt一IEBO有以下关精品文档精品文档上式也可写成其中les为发射极短路时，集电极的反向饱和电流，它与发射极开路时集电极反向饱和电流系同样可得到将式乘以： R，并与相减得到IR）IES|exp（涯）1l = o（Rle +1 vt整理便可得到IE CERIeVBE二Mln1二 TIEBO同理可以得到-FIE_ I eVBC二VtIn1-EeICBO第三次作业2.2、先求解半个单元的

8、电阻求解rC1由图可知W=15urm L=100umT =TepjxjeTBL丄p=5um421aW =W T,bL =L T得到a,b =320PTIn（旦）代入公式re1b得到 Q=13.45WL（a b）I_一I_ I_/VBCIeFIE_ ICBO|exp-BC1，从而可得-Vt-1EBOexp） -1 ,其中IEBOICBO有以下关Es.|exp（牛）将此式带入得到精品文档精品文档求解 rc2LEc =71um;WBL=120um，代入下式可得到求解 rc3T-Tepi- XjE-TBL_UP-5.5umW = 20umL =120umaW =W 2T 二 a =1.55bL =L

9、2T= b =1.09将上述值代入下面公式:Tl n(a)rC3b得到 rC3=8.771WL(a -b)综上所述，半个单元的 匕二rd - rC2 - 3= 34两个单元并联，故有总匕二17-2.3伴随着一个横向PNP器件产生两个寄生的PNP管，试问当横向PNP器件的4种可能的偏置情况下， 哪一种偏置会使得寄生晶体管的影响最大？解答：横向PNP管的剖面图请参考教材Pa29页图2.12。PNP管的衬底接最底电位，且器件存在两个寄生PNP管，分别是C-B-S, E-B-S。因为衬底接最低电位，B-S结始终反偏。1当横向PNP主管处在正向放大状态时(即Vbe0), E-B-S管处于放大状态，C-B

10、-S处于截止状态2当横向PNP主管处在截止状态时(即Vbe0, Vbc0), E-B-S管和C-B-S管均处于截止状态3当横向PNP主管处在反向放大状态时(即Vbe0, Vbc0, Vbc0)，C-B-S管处于放大状态，E-B-S也处于放大状态 当寄生PNP管处于截止状态时，就相当于多了一个寄生电容。当处于放大状态时，寄生管工作。综上所述，当横向PNP主管饱和时，两个寄生PNP管均处于放大工作状态，影响最大。2.8、试设计一个单基极、单发射极、单集电极的输出晶体管，要求其在20mA的电流负载下，VOL0.4V，请在坐标纸上放大500倍画出其版图。给出设计条件如下：(1)各引线孔宽为10um，最

11、小套准间距DA=8um，DE_L=DC_B=1um，DC-I=DB-I=20um，隔离槽宽di=14um(这些都是最小尺寸)(2)单位发射极区有效周长最大工作电流a=0.16mA/um(3)电极排列顺序B,E,C(4)RS-BL=20Q/,订=03*cm(5)T1=TepiTBL-upXjcXmC-epi=3um，T2=TepLTBL-upXjE=4umrc2=Rs _BLLEWBL= 118精品文档订1ln(a)_ bWL(a -b)4a0.3 103 In()b125 26 (a-b)= 2.46，其中W 2T1W= 1.048,L 2T1L-1.23rc3上WL(a -b)0.3 104

12、T2In(空)b7.21，其中141 10 (a -b)=1, b = 1.4精品文档解答：根据题目所给条件可得管子的部分尺寸如下图:输出低电平为0.4V，则管子发射极电阻和集电极电阻上的压降为VRE VRC二VOL-(VBE-VBC)其中VBE-VCE:0.1V，当通过的负载电流为20mA时，RE和RC上的电压降为0.3V。0 3由于发射极的重掺杂，发射极电阻忽略不计。即I RC=0.3V,可得RC二-03=15门0.02发射区有效周长最大工作电流为0.16 mA/um，则20mA电流需要有效发射极周长为125um根据单发射极理论，由于受电流集边效应影响，有效发射区周长就等于发射区宽度。WE

13、=125um引线孔线宽=10um, DA=8um,则WE=10+8+8=26um1LE=26um, WE=125um2LB=62um, WB=141um3WC=WB=141,LC是DB-C孔+28um+62um(LB)我们要通过cs的要求来求得DB-C孔，设DB-C孔=xrso设计条件1设计条件2精品文档精品文档所以得到rC2=15一2.5一7.2 =531iWf =2話53=LE-CEE即DB-C扎=37-26=11um,完全在我们的工艺控制范围之内。第四次作业3.3、设计一个4KQ的基区扩散电阻已知：(1)基区的RSB=200Q/, XJC=2.5um(2)由制版、光刻引入的线宽误差为土1

14、.4um， 要求由此引入的电阻相对误差为R/RW土12%(3)基区扩散和隔离框之间的最小间距DB-i=20um，基区扩散条之间的最小间距DB-B=11um(4)电阻隔离框的总面积只有250umX200um(5)流经电阻的总电流为1mA(6)设计规则给出的最小扩散条宽为12um试求：(1)可取的最小电阻线宽Wmin= ?你取多少？(2)粗估一下电阻长度，根据隔离框面积该电阻至少要几个弯头？(3)如使用标准端头，求在最小弯头下的电阻长度，并画出标有尺寸的电阻布图草图解答：(1)最小线宽的设计主要考虑以下几个方面：1设计规则，设计规则规定最小线宽为12um-| 也W| 1 4um2工艺水平和电阻精度

15、要求所决定的最小电阻线宽WRmin,0亦山=丄= =11.67um“山，“mi叫12%3流经电阻的最大电流决定的WRnmax橙厂1说点”魯在设计扩散电阻的最小条宽时，应取其中最大的一个，所以应该取12um根据R =R口 ，所以L=240um，因为隔离框面积为250umx200um,所以是少要1个拐头W(3)因为拐角，端头，横向扩散的影响，必须要对电阻长度进行修正，在考虑了这些修正之后，基区扩(4)图如下:散电阻的计算公式为L凹+0.55Xjc+ 2k1+ nk2，其中n=1,k1=0.5, k2=0.5。最后求得L=254.4um精品文档1SI)Z5QU jtri4.2、试述在标准TTL与非门

16、电路中引入多发射极晶体管的思路。多发射极晶体管引入后又会给电路的漏 电带来哪些影响？决定标准门速度的是哪些管子？对电路的功耗影响较大的，是哪些元器件？如果VOH偏低，试分析原因；如果VOL偏高，试分析原因。解答：1、引入多发射极的思路引入多发射极就是在单发射结NPN管的基础上增大基区面积和发射极条数，即在同一基区内制做多个发射极区。2、多发射极极的引入会给电路带来哪些影响呢？a、当晶体管输入全部是高电平时，由于晶体管工作在反向放大状态，多发射极就相当于增大了集电极面积，从而增大了注入到Q2管的饱和电流b、 当晶体管输入全部是低电平时，多发射极就相当于增大了发射极面积，从而加大了从电源流经Q1管

17、到 达输入源的电流c、 当晶体管输入由高电平转换成低电平时，输出从低电平转换成高电平。Q2管由饱和到截止，多发射极 晶体管的引入加速了Q2管基区、发射区过剩载流子的抽取，提高了开关速度d、 当晶体管输入由低电平向高电平转换时，Q1管由原来的饱和变成反向放大，Q2由原来的截止变成饱和导通。多发射极带来的大电流能加快Q2与Q5的充电过程。e、当输入信号有逻辑低电平又有逻辑高电平时，大股电流从高压信号源往低压信号源灌，造成逻辑电平 的漂移和电路功耗增加。3、 决定门电路速度的管子有Q2,Q5。Q1,Q2,Q5对电路的速度都有影响，但起着决定作用的是Q2和Q5管。Q3管只在放大状态和截止状态下转换，所

18、以对电路速度影响不大。当输出由低电平转向高电平时，Q5管的饱和程度影响转换速度。4、 对电路功耗影响比较大的有哪些元件？所有的电阻元件对电路功耗都有影响，逻辑电位确定的情况下，电路的功耗主要取决于流经器件的电流。当输入为高电平时，通过大电流的管子有R3、R2当输入低电平时，通过大电流的有R1所以R1、R2、R3对电路的功耗影响比较大5、VOH偏低的原因，VOL偏高的原因？精品文档精品文档精品文档VOH=Vcc- IR5*R5-VCE,VOH的偏低则说明流经R5的电流过大。VOL二VCESIcRCS,VOL偏高则说明晶体管的Res偏大4.5、试分析图题4.5所示STTL电路在导通态和截止态时各节

19、点的电压和电流，假定各管的3=20,VBEF和一般NPN管相同，VBCF=0.55V,VCES=0.40.5V,VCESI=0.10.2V（图略）解答：1、当输入全部为高电平时（导通状态）Q1管处于反向放大，Q2,Q5,Q6管饱和；Q3处于放大状态，Q4管截止。VB1=VBE4VBE5VBcF1= 0.7V0.7V 0.55V = 1.95VVB2=VBE2VBE5=0.7V 0.7V =1.4VVB4二VBE5=0.7VVB3 =VB4VCES=0.7V0.5V -1.2V1B1-VB1泄=2.18mA1.4KR1IB2= IC1=（1：）IB1=2.18mA1R2Vcc-VB3R2=4.87mA1E3VB3-0.72k=0.25mA,则 IB30 25mA-=12.5uA,所以 lC2：TR2二 4.87mA20精品文档VOVBEFR41）二0.1mA1B= 1C21B2=7.05mA2、当其中有一个输入是低电平或者全部是低电平时