组合逻辑电路分析与设计

1、第三章组合逻辑电路分析与设计教学目的1、掌握常用组合逻辑电路的功能及分析方法；2、学会一般的组合逻辑电路的设计方法（用SSI 和 MSI 器件）；3、培养查阅手册合理选用大、中、小规模数字集成电路组件的能力。教学重点、常用组合逻辑电路的功能；、组合电路的分析方法；、组合电路的设计方法。教学难点用 SSI 和 MSI 器件设计组合逻辑电路的方法。教学方法1 、分析与设计是逆过程，所以重点讲分析方法，设计方法自然引入。2、讲解中注意阐明分析、设计思想。3、需要通过一定量的例题说明方法，最后归纳总结。教学内容第一节组合逻辑电路分析方法一、组合逻辑电路的特点：组合逻辑电路： 在任何时刻的输出状态只取决

2、于这一时刻的输入状态，而与电路的原来状态无关的电路。生活中组合电路的实例（电子密码锁，银行取款机等）电路结构：由逻辑门电路组成，没有记忆单元，没有从输出反馈到输入的回路。电路特点：从逻辑功能上看，在任何时刻，电路的输出状态仅仅取决于该时刻的输入状态，而与电路的前一时刻的状态无关。说明：本节讨论的是SSI 电路的分析和设计方法。二、组合逻辑电路的分析方法提问：（ 1）描述组合逻辑电路逻辑功能的方法主要有？（逻辑表达式、真值表、卡诺图和逻辑图等。）（ 2）各种表示法之间的相互转换？组合逻辑电路的分析与设计相当于是各种表示法之间的相互转换。1. 基本分析方法分析：给定逻辑电路逻辑功能。1步骤：给定逻

3、辑电路输出逻辑函数式一般从输入端向输出端逐级写出各个门输出对其输入的逻辑表达式，从而写出整个逻辑电路的输出对输入变量的逻辑函数式。必要时，可进行化简，求出最简输出逻辑函数式。列真值表将输入变量的状态以自然二进制数顺序的各种取值组合代入输出逻辑函数式，求出相应的输出状态，并填入表中，即得真值表。分析逻辑功能通常通过分析真值表的特点来说明电路的逻辑功能。2. 分析举例 例 3-1分析图 3-1 所示逻辑电路的功能。图 3-1解：分析步骤（1）输出逻辑函数表达式（逐级写，并且变成便于写真值表的形式）Y1ABY2BCY3ACYY1 Y2 Y3 AB BC AC AB BC AC（2）列真值表。将A 、

4、B 、C 各种取值组合代入式中，可列出真值表,如表 3-1。表 3-1（3）逻辑功能分析。由真值表可看出：在输入 A 、 B、 C 三个变量中，有 2 个或 2 个以上的 1 时，输出 Y 为 1，否则 Y 为 0，因此，图 3-1 所示电路为多数表决电路。2例 3-2分析图3-2 所示电路的逻辑功能，并指出该电路设计是否合理。图 3-2解：分析步骤（l ）输出逻辑函数表达式Y1ABY2AY1A ABY3BY1BABYY2Y3AABBABABABAB（2）真值表。如表3-2 。表 3-2（ 3）逻辑功能分析。由上表可看出，图 3-2 所示电路的 A 、 B 两个输入中两个相异时，输出 Y 为

5、1，否则 Y 为 0。因此，图 3-2 所示电路为异或功能电路。归纳总结：1 各步骤间不一定每步都要，如：例 3-2 的真值表可省略，由表达式直接概述功能，不一定列真值表。2 不是每个电路均可用简炼的文字来描述其功能。如 Y=AB+CD三、组合逻辑电路的设计方法1. 基本设计方法设计：设计要求逻辑图。步骤（与分析相反） :1）分析设计要求列真值表根据题意设输入变量和输出函数并逻辑赋值，确定它们相互间的关系，然后将输入变量以自然二进制数顺序的各种取值组合排列，列出真值表。2）根据真值表写出输出逻辑函数表达式3）对输出逻辑函数进行化简代数法或卡诺图法34）根据最简输出逻辑函数式画逻辑图。最简与 -

6、 或表达式、与非表达式、或非表达式、与或非表达式、其它表达式2. 设计举例1）单输出组合逻辑电路的设计例 3-3 设计一个 A 、 B、 C三人表决电路。当表决某个提案时，多数人同意，提案通过，同时 A 具有否决权。用与非门实现。解：设计步骤（1）真值表，如表3-3 。设 A 、B 、 C 三个人，表决同意用1 表示，不同意时用0 表示；Y 为表决结果，提案通过用1 表示，通不过用0 表示，同时还应考虑A 具有否决权。表 3-3（2）将输出逻辑函数化间后，变换为与非表达式。用卡诺图进行化简，得YACAB变换为与非表达式YAC AB（3）画逻辑图，如图3-3 所示图 3-32）多输出组合逻辑电路

7、的设计例 3-4 设计一个将余3 码变换为8421BCD 码的组合逻辑电路。解：设计步骤（ 1） 真值表，表 3-4；（ 2） 输入：余 3 码，用 A 3 、A2 、A1 和 A0 表示，（ 3） 余 3 码有六个状态不用，不会出现，作任意项处理。将余 3 码变换为8421BCD 码的真值表( ) 卡诺图化简。应画四张卡诺图分别求出Y3 、Y 2 、Y 1 和 Y 0 的最简输出逻辑函数。由卡诺图可写出Y0、Y 1 、Y 2 和 Y 3 的最简逻辑函数4表 3-4(5)画逻辑图。用与非门实现，如图3-4 所示。图 3-4第二节 常用组合集成电路5一、加法器1. 半加器1）只考虑两个一位二进制

8、数的相加，而不考虑来自低位进位数的运算电路，称为半加器。如在第 i 位的两个加数A i 和 Bi 相加，它除产生本位和数Si 之外，还有一个向高位的进位数。因此，输入信号：加数A i，被加数 Bi输出信号：本位和Si ，向高位的进位Ci2）真值表，表3-5；根据二进制加法原则（逢二进一），得以下真值表。表 3-53）输出逻辑函数式为4）逻辑电路：由一个异或门和一个与门组成。如图 3-5（ a）所示。5）逻辑符号：如图3-5（ b）所示。图 3-5（ a）图 3-5（ b）2. 全加器1）不仅考虑两个一位二进制数相加，而且还考虑来自低位进位数相加的运算电路，称为全加器。如在第 i 位二进制数相加

9、时，被加数、加数和来自低位的进位数分别为A i 、 Bi 、 Ci-1，输出本位和及向相邻高位的进位数为Si 、Ci。因此，输入信号：加数Ai 、被加数 B i 、来自低位的进位 Ci-1输出信号：本位和Si ，向高位的进位Ci2）真值表，如表3-6。表 3-663） Si 和 Ci 的卡诺图，如图3-6（ a）和图 3-6（ b）所示。图 3-64）逻辑函数表达式采用圈 0 的方法化简，这时求得的反函数（与或式）为可求得 Si 和 Ci 的输出逻辑函数表达式（与或非式）为5）逻辑图，如图3-7（ a）所示。6）逻辑符号：如图3-7（ b）所示。7图 3-7 全加器及其逻辑符号( a) 逻辑图

10、（ b）逻辑符号3. 多位加法器1）含义：实现多位加法运算的电路，称为加法器。2）进位方法： 串行进位图 3-8 所示为由 4 个全加器组成的4 位串行进位的加法器。图 3-8 四位串行加法器低位全加器输出的进位信号依次加到相邻高位全加器的进位输入端CI 。 最低位的进位输入端 CI 接地。8显然，每一位的相加结果必须等到低一位的进位信号产生后才能建立起来。主要缺点：运算速度比较慢。优点：电路比较简单。 超前进位加法器主要优点：运算速度较高。二、编码器编码：用代码表示特定对象的过程。例：商品条形码、键盘编码器。编码器：实现编码的逻辑电路。二进制编码原则：用n 位二进制代码可以表示个信号则，对

11、N 个信号编码时，应由来确定编码位数n。提问： 101 键盘编码需要几位二进制代码？1. 二进制编码器1）二进制编码器：用n 位二进制代码对个信号进行编码的电路。2）电路图：所图3-9 所示为 3 位二进制编码器。输入： I0 I7 为 8 个需要编码的信号输出： Y 2、 Y 1、Y 0 为三位二进制代码由于该编码器有8 个输入端， 3 个输出端，故称8 线一 3 线编码器。图 3-93）输出逻辑函数9提问：为什么I 0 未画在图中，且未出现在表达式中？或者：一般编码器输入的编码信号为什么是相互排斥的？编码器在任何时刻只能对一个输入信号进行编码，不允许有两个或两个以上的输入信号同时请求编码，

12、否则输出编码会发生混乱。这就是说，I 0 、I1 I7 这 8 个编码信号是相互排斥的。在I1I7 为 0 时，输出就是I0 的编码，故I0 未画。4）真值表，如表3-7。表 3-75）分析输入信号为高电平有效（有效：表示有编码请求）输出代码编为原码（对应自然二进制数）2、二一十进制编码器提问：为什么要用二一十进制编码器？人们习惯用十进制，而数字电路只识别二进制，则需要相互转换。例如：键盘编码器1）二一十进制编码器：将09 十个十进制数转换为二进制代码的电路。2）逻辑电路图，图3-10。需要编码的10 个输入信号： I 0 I9输出 4 位二进制代码：Y 3、Y 2、 Y 1、 Y 010图

13、3-103）输出逻辑函数4）真值表，表3-8。表 3-83. 优先编码器提问：若多个信号同时有效，以上编码器能否正常工作？如何克服？1）优先编码器：允许同时输入数个编码信号，而电路只对其中优先级别最高的信号进行编码。优先级别高的编码器信号排斥级别低的。优先权的顺序完全是根据实际需要来确定的。2) MSI 器件：二十进制优先编码器 CT74LS147 ，又称为 10 线 4 线优先编码器真值表，表 3-9。表 3-911逻辑功能分析根据 CT74LS147 的真值表（编码表）说明其逻辑功能：数码输出端：为 8421BCD码的反码。 编码信号输入端：输入低电平0 有效，这时表示有编码请求输入高电平

14、1 无效，表示无编码请求优先级别：最高，次之，其余依次类推，的级别最低。当=0 时，其余输入信号不论是0 还是 1 都不起作用，电路只对进行编码，输出=0110，为反码，其原码为1001。其余类推。没有低电平0 输入，这是因为当都为高电平1 时，输出 1111，其原码为 0000，相当于输入。因此，在逻辑功能示意图中没有输入端。三、译码器课堂讨论：日常生活中什么地方用到了译码器？译码是编码的逆过程。译码：将表示特定意义信息的二进制代码翻译出来。译码器：实现译码功能的电路。二进制译码原则：用n 位二进制代码可以表示个信号则，对 n 位代码译码时，应由来确定译码信号位数N。提问： 8 位电话号码能

15、供多少用户使用？（电话号码为十进制）1. 二进制译码器1）二进制译码器：将输入二进制代码译成相应输出信号的电路。122） MSI 译码器 CT74LS138由于它有3 个输入端、 8 个输出端，因此，又称3 线一 8 线译码器。逻辑图，如图3-11。如图 3-11输入端： A2 、A1、 A 0 ，为二进制代码；出端：，低电平有效；使能端： STA （高电平有效）、（低电平有效）和（低电平有效），且。真值表，表 3-10。表 3-1013现代教学方法与手段：用Multisim 演示 MSI 器件 74LS138 的功能。（ 5 分钟）逻辑功能：当 STA 0，或+=1 时， EN 0，译码器禁

16、止译码，输出都为高电平1。当 STA 1 且+=0 时， EN 1，译码器工作，输出低电平0 有效。这时，译码器输出由输入二进制代码决定输出逻辑函数式为全译码器： 二进制译码器的输出将输入二进制代码的各种状态都译出来了。因此，二进制译码器又称全译码器，它的输出提供了输入变量的全部最小项。功能扩展：用两片 CT74LS138 组成 4 线一 16 线译码器。（利用使能端）14CT74LS138（ 1）为低位片， CT74LS138（ 2）为高位片。 并将高位片的STA 和低位片的相连作 A 3，同时将低位片的和高位片、相连作使能端E，便组成了4线一 16线译码器，如图 3-12。工作情况如下。当

17、 E 1 时，两个译码器都不工作，输出都为高电平 1。当 E 0 时，译码器工作。当 A 30 时，低位片 CT74LS138(1) 工作，这时，输出由输入二进制代码A2A 1A 0决定。由于高位片 CT74LS138 （ 2）的 STA A 3 0 而不能工作，输出都为高电平1。当 A 3 1 时，低位片 CT74LS138 （ l）的=A 3=1 不工作，输出都为高电平1。高位片 CT7 4LS138（ 2）的 STA A 31，=0，处于工作状态，输出由输入二进制 A2A1A0决定。图 3-122. 二十进制译码器提问：若要对 8421BCD码进行译码，输出信号应有多少个？1）二一十进制

18、译码器：将4 位 BCD 码的十组代码翻译成0 9 十个对应输出信号的电路。由于它有4 个输入端，十个输出端，所以，又称4线一 10线译码器。2） 4 线一 10 线译码器 CT74LS42逻辑图。见图 3-13。输入端： A3、A2、A1、A0 ，为 4 位 8421BCD 码输出端：，低电平有效。15图 3-13真值表，表3-11 （代码 1010 1111 没有使用，称作伪码）。表 3-1116逻辑函数式由式可知，当输入伪码1010 1111 时，输出都为高电平1，不会出现低电平 0。因此，译码器不会产生错误译码。功能变化： CT74LS42 可作 3 线 8 线译码器： 输出不用，并将

19、 A 3 作使能端使用。3. 用译码器实现组合逻辑函数1）实现原理：提问：逻辑函数的标准最小项之和式？译码器 CT74LS138 的输出逻辑函数式？由于二进制译码器的输出为输入变量的全部最小项，即每一个输出对应一个最小项 Y i=m i（译码器输出高电平）（译码器输出低电平）而任何一个n 位变量的逻辑函数都可变换为最小项之和的标准式K i 的取值为0 或 1，因此，用译码器和门电路可实现任何单输出或多输出的组合逻辑函数。当译码器输出低电平时，多选用与非门；当输出为高电平时，多选用或门。2）实例例 3-5试用译码器和门电路实现逻辑函数解：（ 1）根据逻辑函数选用译码器。由于逻辑函数Y 中有 A

20、、 B 、C 三个变量，故应选用3 线一 8 线译码器 CT74LS138 。其输出为低电平有效，故选用与非门。（ 2）写出标准与或表达式为17（ 3）将逻辑函数 Y 和 CT74LS138 的输出表达式进行比较。设 A A 2、 B A 1、C A 0，比较得（ 4） 画逻辑电路图，图 3-14。图 3-14例 3-6 试用译码器设计一个一位全加器。它能将两个二进制数及来自低位的进位进行相加，并产生和数与进位数。解：（ 1）分析设计要求，列出真值表3-12 。设在第 i 位的两个二进制数相加，设被加数为A i ，加数为Bi ，来自低位的进位数为Ci-1 。输出本位和为Si ，向高位的进位数为

21、Ci 。表 3-12 全加器的真值表（2）根据真值表写输出逻辑函数为（3）选择译码器。全加器有三个输入信号A i 、 B i 、 Ci-1 ，有两个输出信号 Si、Ci 。因此选用 3 线一 8 线译码器 CT4LS138 和两个与非门。（4）将 Si 、 Ci式和 CT74LS138 的输出表达式进行比较。18设 A iA 2、 Bi A 1 、Ci-1 A 0 ，比较后得（5）画逻辑电路图，图 3-15。图 3-154. 数码显示译码器录像：常用显示器件（ 20 分钟）提问：为何要使用显示译码器？（在数字系统中工作的是二进制的数字信号，而人们习惯十进制的数字或运算结果，因此需要用数字显示电

22、路，显示出便于人们观测、查看的十进制数字。）显示译码器主要由译码器和驱动器两部分组成，通常这二者都集成在一块芯片中。提问：数字0-9 如何用七段来显示？字母能用七段显示吗？如何显示？米字管。1）七段数字显示器这种显示器由七段可发光的字段组合而成。七段半导体数码显示器（LED ）图 3-1619图 3-16（ a）所示为数码显示器的外形，由七段发光二极管组成。利用字段的不同组合，可分别显示出09 十个数字，如图3-16（ b）。发光二极管数码显示器的内部接法有两种，如图3-17 所示。图 3-17（ a）为共阳接法，当某段外接低电平时，该段被点亮图 3-17（ b）为共阴接法，当某段外接高电平时

23、，该段被点亮 R为限流电阻。如何选取阻值？其中，工作电压VD =2V ，工作电流 I F =10mA若选取不当会怎样?( 电流过小亮度不够 , 电流过大损坏 )图 3-17 半导体数码显示器的优缺点是？优点：工作电压较低、体积小、寿命长、工作可靠性高、响应速度快、亮度高。缺点：工作电流大，每个字段的工作电流约为10mA 左右。2）液晶显示器（LCD ）液晶是液态晶体的简称。它是既具有液体的流动性，又具有某些光学特性的有机化合物其透明度和颜色受外加电场的控制。控制显示原理：A 没有外加电场时， 液晶分子排列整齐， 入射的光线绝大部分被反射回来， 液晶呈现透明状态，不显示数字。B 当在相应字段的电

24、极加上电压时，液晶中的导电正离子作定向运动，在运动过程中不断撞击液晶分子， 从而破坏了液晶分子的整齐排列 使入射光产生了散射而变得混浊， 使原来透明的液晶变成了暗灰色从而显示出相应的数字。C 当外加电压断开时液晶分子又恢复到整齐排列的状态显示的数字也随之消失。 液晶显示器的优 缺点是？优点：功耗极小，工作电压低。缺点：显示不够清晰，响应速度慢。常用显示器件的应用场合？3）七段显示译码器提问：二进制译码器与显示译码器有何区别？原理：相当于一个代码转换电路，四位的BCD 码七段代码MSI 器件： 4 线 7 段译码器驱动器CC14547外引脚输入：四位，为8421BCD 码 D 、C、 B、 A

25、（原码）20输出：七位，为Ya Yg ，高电平1 有效（输出1 时该段点亮）消隐控制端：，低电平有效真值表（逻辑功能示意图），表3-13表 3-134 线一 7 段译码器驱动器CC14547 的真值表逻辑功能：消隐功能。当 BI 0 时，输出 Ya Yg 都为低电平 0，各字段都熄灭，不显示数字。称 为低电平有效和消隐端数码显示。当BI 1 时，译码器工作。当 D 、C、 B、 A 端输入 8421BCD 码时，译码器有关输出端输出高电平1，数码显示器显示与输入代码相对应的数字。如 DCBA 0110 时，输出Y c Y dY e Y f Y g 1，显示数字6。其余类推。 CC14547 具

26、有较大的输出电流驱动能力，可直接驱动半导体数码显示器或其它显示器件。七段显示译码器的分类及与七段数码显示器的配合七段显示译码器的分类输出高电平1 有效输出低电平0 有效配合：七段显示译码器输出低电平有效时，选用共阳接法的七段数码显示器七段显示译码器输出高电平有效时，选用共阴接法的七段数码显示器四、数值比较器21用于比较两个数大小或相等的电路，称为数值比较器。（一） 1 位数值比较器1数值比较的含义一位二进制数A 和 B 进行比较的电路。比较结果有三种情况。（1） AB 时，即 A=1 、 B=0 ，这时，输出 YAB(A B)（2） AB 时，即 A=0 、 B=1 ，这时，输出 Y( A B

27、 )AB（3） AB 时，即 A=B=0 和 A=B=1 ，这时，输出 YABABAB。(A B)2. 真值表，表3-14 所示。表 3-14（二）多位数值比较器多位二进制数如何比较大小？如两个 4 位二进制数 A A 3A 2A 1A 0和 B B3B 2B 1B 0 进行比较时，则需从高位到低位逐位进行比较。只有在高位相等时，才能进行低位的比较。当比较到某一位数值不等时，其结果便为两个4位数的比较结果。MSI 器件： TTL 4 位数值比较器 74LS85MSI 器件如何查手册了解其功能并应用？1 逻辑符号，如图 3-18 所示：图 3-18A 3A 2A 1A 0 和 B 3B 2B 1

28、B0：两个 4 位二进制数，输入端；I( A B ) 、 I( A B) 、 I( A B) ：扩展端，供超过4 位数比较时片间级连；Y( A B ) 、 Y( A B) 、 Y( A B) ：比较结果，输出端，高电平有效。2. 逻辑函数式（了解，不需记忆）223使用方法（1）只比较两个4 位二进制数时用一片 7485 即可，将扩展端I(A<B)接低电平， I(A>B) 和 I(A=B)接高电平。（ 2）当比较两个 4 位以上 8 位以下的二进制数时需两片 7485，要用扩展端。应先比较两个高4 位的二进制数， 在高位数相等时，才能比较低4 位数。 只有在两个4 位二进制数相等时，

29、输出才由I(A<B)、 I(A>B) 、I(A=B) 决定。如图 3-19 所示为用两片7485 组成的 8 位数值比较器。将低位片的I(A<B ) 接低电平0， I(A>B) 和 I(A=B) 接高电平1。将低位片的7485（ 1）的输出比较结果I(A<B) 和 I(A=B) 与高位片7485（ 2）的扩展端I(A<B )和 I(A=B) 相连。图 3-19五、数据选择器在多路数据传输过程中， 经常需要将其中一路信号挑选出来进行传输， 这就需要用到数据选择器。在数据选择器中， 通常用地址输入信号来完成挑选数据的任务。如一个 4 选 1 的数据选择器，应有两

30、个地址输入端， 它共有 4 种不同的组合， 每一种组合可选择对应的一路输入数据输出。同理，对一个 8 选 1 的数据选择器，应有 3 个地址输入端。其余类推。而多路数据分配器的功能正好和数据选择器的相反，它是根据地址码的不同，将一路数据分配到相应的一个输出端上输出。根据地址码的要求， 从多路输入信号中选择其中一路输出的电路， 称为数据选择器。其功能相当于一个受控波段开关，如图3-20。多路输入信号：N 个输出：1个23地址码： n 位应满足N图 3-20（一） 4 选 1 数据选择器1. 逻辑电路D3 D0 为数据输入端A 1 A0 为地址信号输入端Y 为数据输出端ST 为使能端，又称选通端，

31、输入低电平有效2.真值表，表3-15 所示。表 3-153. 由真值表可写出输出逻辑函数式当 ST =1 时，输出 Y=0 ，数据选择器不工作。当 ST =0 时，数据选择器工作。其输出为MSI 器件： CMOS 双 4 选 1 数据选择器CC145391）逻辑图（了解）。它由两个相同的4 选 1 数据选择器组成。242）逻辑功能分析（理解）3）真值表，表3-16表 3-16双 4 选 1 数据选择器CC14539 的真值表4）输出逻辑函数式当 1 ST =1 时，输出 1Y=0 ，数据选择器不工作。当 1 ST =0 时，数据选择器工作，这时（二） 8 选 1 数据选择器MSI 器件： TT

32、L 8 选 1 数据选择器CT74LS1511 逻辑功能D7 D0 为数据输入端A 2 A0 为地址信号输入端Y 和 Y 为互补输出端ST 为使能端，低电平有效2真值表数据选择器CT74LS151的真值表为表3-17。表 3-17253输出逻辑函数当 ST =1 时，输出 Y=0 ，数据选择器不工作。当 ST =0 时，数据选择器工作。其输出为（三）用数据选择器实现组合逻辑函数实现原理：数据选择器是一个逻辑函数的最小项输出器：（ 3-1）而任何一个n 位变量的逻辑函数都可变换为最小项之和的标准式26（3-2）Ki 的取值为0 或 1，所以，用数据选择器可很方便地实现逻辑函数。方法：表达式对照法

33、，将式（3-1） 和 式（ 3-2）相比较。 卡诺图对照法。1当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时，可直接用数据选择器来实现逻辑函数。 例 3-7试用数据选择器实现逻辑函数Y AB AC BC解：该题可用代数法和卡诺图法求解。下面用代数法。（1）选用数据选择器。由于逻辑函数Y 中有 A 、 B、 C 三个变量，所以，可选用8选 1数据选择器，现选用 CT74LS151 。（2）写出逻辑函数的标准与一或表达式。逻辑函数Y 的标准与一或表达式为写出 8 选 1 数据选择器的输出表达式Y（3）比较 Y 和 Y两式中最小项的对应关系。设Y Y， A A2 ， B A1 ， C A0

34、 ， Y式中包含 Y 式中的最小项时，数据取1，没有包含Y 式中的最小项时，数据取0，由此得（4）画连线图。根据上式可画出连线图, 如图 3-21。图 3-21272当逻辑函数的变量个数多于数据选择器的地址输入变量的个数时，应分离出多余的变量，将余下的变量分别有序地加到数据选择器的地址输入端上。 例 3-8用双 4 选 1 数据选择器CC14539 和非门构成一位全加器。解：（ 1）设定变量，列真值表。设二进制数在第i 位相加输入变量：被加数A i，加数 Bi，来自低位的进位数Ci-1输出逻辑函数：本位和Si，向相邻高位的进位数为Ci写出其真值表。(2) 根据真值表写出输出逻辑函数。（3）写出

35、数据选择器的输出逻辑函数。CC14539 的输出逻辑函数式为（4）将全加器的输出逻辑函数式和数据选择器的输出逻辑函数式进行比较。设Si 1Y 、A i A1、 B i A 0 时，则Ci11D01D3Ci11D11D2设 Ci2Y ，A i A 1、 B i A 0 时，则Ci12D12D22D002D31图 3-22（5）画连线图，如图3-22 。由上题可知，当逻辑函数的变量数多于数据选择器的输入地址码A1、A 0时，则 D3 D0 可视为是第三个（输入）变量，用以表示逻辑函数中被分离出来的变量。第四节组合逻辑电路中的竞争冒险一、竞争冒险现象及其产生的原因（一）竞争、冒险1理想情况28输入与输出为稳定状态或没有考虑信号通过导线和逻辑门的传输延迟时间。2实际情况信号通过导线和门电路时，都存在时间延迟tpd信号发生变化时也有一定的上升时间tr或下降时间 tf 。3竞争：同一个门的一组输入信号，由于它们在此前通过不同数目的门，经过不同长度导线的传输，到达门输入端的时间会有先有后的现象，如图3-23（ a）和图 3-24（ a）。4冒险：逻辑门因输入端的竞争而导致输出产生不应有的尖峰干扰脉冲（又称过渡干扰脉冲）的现象，如图3-23（b）和图 3-24（ b）。用 Multisim 或 Protel99SE 演示竞争冒险现