Cadence软件介绍

1、Cadence 软件介绍Cadence 就是一个大型得 EDA 软件，它几乎可以完成电子设计得方方面面，包括ASIC设计、FPGA设计与PCB板设计。Cade nee在仿真、电路图设计、自动布局布线、 版图设计及验证等方面有着绝对得优势。 Cadenee 包含得工具较多几乎包括了 EDA设计得方方面面。下面主要介绍其产品线得范围。1、板级电路设计系统包括原理图输入、生成、模拟数字/混合电路仿真，fpga设计，peb编辑与自动布局布线mem电路设计、高速peb版图得设计仿真等等。包括:A、Concept HDL原理图设计输入工具,有for NT与 for Unix 得产品。B、 Cheek Pl

2、us HDL 原理图设计规则检查工具。（NT & Unix)D、Allegro Expert专家级PCB版图编辑工具NT & Unix)E、SPECTRA Expert AutoRouter 专家级 peb 自动布线工具F 、 SigNoise 信噪分析工具G、 EMControl 电磁兼容性检查工具H、 Synplify FPGA / CPLD 综合工具I、HDL Analyst HDL 分析器J、Advaneed Paekage Designer 先进得 MCI封装设计工具2、 Alta 系统级无线设计这部分包括:A、 SPW (Cierto Signal Proeessi

3、ng Work System) 信号处理系统。可以说，spw包括了 matlab得很多功能，连demo都有点象。它就是面向电子系统得模块化设计、 仿真与实现得环境。 它得通常得应用领域包括无线与有线载波通信、多媒体与网络设备。在进行算法设计、滤波器设计、c Code生成、软/ 硬件结构联合设计与硬件综合得理想环境。它里面非常有意思得就就是信号计算器。B 、 HDS (Hardware Design System) 硬件系统设计系统它现在就是SPW得集成组件之一。包括仿真、库与分析扩展部分。可以进行 spw 得定点分析行为级与 rtl 级得代码生成。C 、Mutimedia 多媒体 (Multi

4、media Design Kit)它可以进行多媒体应用得设计，包括电视会议系统、数字电视等等以及任何种类得图象处理系统得设计。D 、无线技术 Wireless (IS-136 Verification Environment)无线电技术标准系统级验证工具，可以在系统级得抽象层上生成、开发与改进遵守 IS-54/136 标准得信号处理算法。在完成硬件结构设计后，就可以 使用 hds 直接生成可综合得 hdl 描述与相应得标准检测程序( testbench )。E 、IS-95 无线标准系统级验证 同上。F、BONe网络协议分析与验证得设计工具。它就是一套软件系统，专门用来做多媒体网络结构与协议得

5、设计得。可以用来快速得生成与分析结构单元之间得信息流得抽象模型， 并建立一个完整得 无线网络得运作模型。 例如，用户可以改进 atm 转换器得算法， 并建立其基于微 处理器包括高速缓存与内存与总线、通信处理方法得应用模型。G、VCC虚拟协同设计工具包它就是用来进行基于可重用得 ip 核得系统级设计环境。3、逻辑设计与验证( LDV)LDV包括得模块有:A 、 verilog-xl 仿真器B 、 Leapfrog VHDL 仿真器支持混合语言得仿真， 其 vhdl 语言得仿真就是通过编译后仿真， 加快了速度。C、Affirma NC Verilog 仿真器 其主要得特点就是适合于大系统得仿真。D

6、、Affirma NC VHDL 仿真器 适用于VHDL语言得仿真。E 、 Affirema 形式验证工具 - 等价检验器F 、 Verifault-XL故障仿真器用来测试芯片得可测性设计得。G、VeriSure 代码覆盖率检查工具H 、 Envisia Build Gates 综合工具4、时序驱动得深亚微米设计Cadence 得底层软件有：A 、逻辑设计规划器。这就是用于设计早期得规划工具。其主要用途就是延时预测、生成供综合工具使用得线路负载模型。 这个工具就是用来在物理设计得早期象逻辑设计者 提供设计得物理信息。B 、物理设计规划器。物理设计得前期规划。对于大型设计而言，物理设计得前期规划

7、非常重要。很多流程中，在前期得物理规划 (floorplan) 结束后，就需要一次反标验证 设计得时序。C 、SE (Silicon Ensemble) 布局布线器se 就是一个布局布线得平台， 它可以提供多个布局布线及后期处理软件得接口。D、PBO Optimization 基于布局得优化工具E、CT-GEN时钟树生成工具F、RC参数提取HyperRules规生成，HyperExtract RC 提取，RC简化,与 delay 计算G、Pearl 静态时序分析Pearl 除了界面友好得特点外，还有就就是可以与 spice 仿真器交换数据来进行关键路径得仿真。H 、 Vampire 验证工具5、全定制 ic 设计工具这部分得工具包括：A 、 Virtuos Schematic Composer : IC Design Entry它就是可以进行混合输入得原理图输入方式。支持 vhdl/hdl 语言得文本输入。B 、 Affirma Analog DEsign Environment这就是一个很好得混合信号设计环境版图编辑C 、 Virtuos Layout Editor它支持参数化单元，应该就是一个很好得特性。D 、 Affirma Spectra高级电路仿真器与 hspice 一类得仿真器。E 、 Virtu