数电第五章时序逻辑电路ppt课件

1、一、时序电路的特点一、时序电路的特点1. 逻辑功能特点逻辑功能特点 任何时辰电路的任何时辰电路的输出，不仅和该时辰输出，不仅和该时辰的输入信号有关，而的输入信号有关，而且还取决于电路原来且还取决于电路原来的形状。的形状。2. 电路组成特点电路组成特点(1) 与时间要素与时间要素 (CP) 有关；有关；(2) 含有记忆性的元件含有记忆性的元件(触发器触发器)。组合逻辑组合逻辑电电 路路存储电路存储电路x1xiy1yjw1wkq1ql输输入入输输出出二、时序电路逻辑功能表示方法二、时序电路逻辑功能表示方法1. 逻辑表达式逻辑表达式(1) 输出方程输出方程)(),( )(nnntQtXFtY (3)

2、 形状方程形状方程)(),( )(1nnntQtWHtQ (2) 驱动方程驱动方程)(),( )(nnntQtXGtW 2. 形状表、卡诺图、形状图和时序图形状表、卡诺图、形状图和时序图组合逻辑组合逻辑电电 路路存储电路存储电路x1xiy1yjw1wkq1qlx1y1y2JKQ1Q2x21J1KC1CP三、时序逻辑电路分类三、时序逻辑电路分类1. 按逻辑功能划分：按逻辑功能划分： 计数器、存放器、读计数器、存放器、读/写存储器、写存储器、顺序脉冲发生器等。顺序脉冲发生器等。2. 按时钟控制方式划分：按时钟控制方式划分：同步时序电路同步时序电路触发器共用一个时钟触发器共用一个时钟 CP，要更新，

3、要更新形状的触发器同时翻转。形状的触发器同时翻转。异步时序电路异步时序电路电路触发器没有共用一个电路触发器没有共用一个 CP。3. 按输出信号的特性划分：按输出信号的特性划分：)( )(nntQFtY )(),( )(nnntQtXFtY 存储存储电路电路Y(tn)输出输出WQX(tn)输入输入组合组合电路电路CPY(tn)输出输出CPX(tn)输入输入存储存储电路电路组合组合电路电路组合组合电路电路5.1.1 时序电路的根本分析方法时序电路的根本分析方法一、一、 分析的普通步骤分析的普通步骤时序电路时序电路时钟方程时钟方程驱动方程驱动方程形状表形状表形状图形状图时序图时序图CP触触发发沿沿特

4、性方程特性方程输出方程输出方程形状方程形状方程计算计算二、二、 分析举例分析举例时钟方程时钟方程CPCPCPCP 210输出方程输出方程nnnQQQY012 驱动方程驱动方程nnQK,QJ2020 nnQK,QJ0101 nnQK,QJ1212 形状方程形状方程特性方程特性方程nnnnnnQQQQQQ2020210 nnnnnnQQQQQQ0101011 nnnnnnQQQQQQ1212112 例例 5.1.15.1.1 解解 1J1KC10Q0Q1J1KC11J1KC11Q2Q1Q2Q&FF1FF0FF2CPYnnQQ210 nnQQ011 nnQQ112 nnnQQQY012 CP

5、 Q2 Q1 Q0 Y012345010 0 010 0 110 1 111 1 111 1 0101 0 00 1 011 0 11000001/1011/1111/1110/1100/1/0有效形状和有效循环有效形状和有效循环010101/1/1无效形状和无效循环无效形状和无效循环能否自启动能否自启动?能自启动：能自启动： 存在无效形状，但没有存在无效形状，但没有构成循环。构成循环。不能自启动：不能自启动： 无效形状构成循环。无效形状构成循环。方法方法1方法方法2 利用卡诺图求形状图利用卡诺图求形状图nnQQ210 nnQQ011 nnQQ112 11001100Q2n+1Q2nQ1nQ0

6、n0100 01 11 1001100110Q1n+1Q2nQ1nQ0n0100 01 11 10 00001111Q0n+1Q2nQ1nQ0n0100 01 11 00Q2n+1 Q1n+1 Q0n+1Q1nQ0nQ2n0100 01 11 10001 011111101000 010 110100000 001 011111 110 100010 101 000001/1011/1111/1110/1100/1/01 2 3 4 5 6CPCP下降沿触发下降沿触发Q2Q1Q0000001011111110100000Y5.1.2 时序电路的根本设计方法时序电路的根本设计方法1. 设计的普通

7、步骤设计的普通步骤时序逻辑时序逻辑问题问题逻辑逻辑笼统笼统形状转换形状转换图表图表形状形状化简化简最简形状最简形状转换图表转换图表电路方程式电路方程式输出方程、输出方程、形状方程形状方程根据形状方根据形状方程、触发器程、触发器特性方程，特性方程，求出求出驱动方程驱动方程选定触发选定触发器的类型器的类型逻辑逻辑电路图电路图检查能否检查能否自启动自启动2. 设计举例设计举例按如下形状图设计时序电路。按如下形状图设计时序电路。000/0/0/0/0/0001010011100101/1nnnQQQ012 解解 已给出最简形状图，假设用同步方式：已给出最简形状图，假设用同步方式：00 01 11 10

8、01 nQ2nnQQ01Y000001 02QQY 为方便，略去为方便，略去右上角右上角 标标n。00 01 11 1001 nQ2nnQQ0110 nQ101010 010QQn 11 nQ0100101211QQQQQQn 12 nQ0011020112QQQQQn 例例 5.1.25.1.2010QQn 0101211QQQQQQn 020112QQQQQn 选用选用 JK 触发器触发器100 KJ01021 , QKQQJ 约束项约束项022201)(QQQQQQ 02201201QQQQQQQQ 02201QQQQQ CP1KC1FF1&1JY1J1KC1FF01KC1FF2

9、&1J1&110111000能自启动能自启动/0/102012 QK,QQJ 02QQY 1/1 例例 5.1.35.1.3设计设计 一个串行数据检测电路，要求输入一个串行数据检测电路，要求输入3 或或 3 个以上数据个以上数据1时输出为时输出为 1，否那么为，否那么为 0。 解解 S0 原始形状原始形状(0)S1 输入输入1个个1S2 延续输入延续输入 2 个个 1S3 延续输入延续输入 3 或或 3 个以上个以上 1S0S1S2S3X 输入数据输入数据Y 输出入数据输出入数据0/01/00/01/00/00/01/1S0S1S20/01/00/01/00/01/10/00/

10、0S0S1S20/01/00/01/00/01/1M = 3，取，取 n = 2S0 = 00S1 = 01S2 = 110001110/01/00/01/00/01/1选选 JK ( JK ( ) ) 触发器触发器, ,同步同步方式方式Q1nQ0nX0100 01 11 10Y000001 nXQY1 Q11nnXQQ011 Q21XQn 10nnXQQ011 nnnnQXQQXQ1010 nnQXQ01 约束项约束项nnnQXQXQ101 XQn 10nnQXXQ00 nXQJ01 XK 1XJ 0XK 0nXQY1 &CPX1Y1J1KC1FF0Q0无效形状无效形状 100000

11、10000/01111 111/1能自启动能自启动Q11KC1FF1&1J5.2.1 计数器的特点和分类计数器的特点和分类一、计数器的功能及运用一、计数器的功能及运用1. 功能：功能： 对时钟脉冲对时钟脉冲 CP 计数。计数。2. 运用：运用：分频、定时、产生节拍脉冲和脉冲分频、定时、产生节拍脉冲和脉冲序列、进展数字运算等。序列、进展数字运算等。二、计数器的特点二、计数器的特点1. 输入信号：输入信号：计数脉冲计数脉冲 CPMoore 型型2. 主要组成单元：主要组成单元： 时钟触发器时钟触发器17三、三、 计数器的分类计数器的分类按数制分：按数制分：二进制计数器二进制计数器十进制计数

12、器十进制计数器N 进制进制(恣意进制恣意进制)计数器计数器按计数按计数方式分：方式分：加法计数器加法计数器减法计数器减法计数器可逆计数可逆计数 (Up-Down Counter)按触发器翻转按触发器翻转能否同时分：能否同时分：同步计数器同步计数器 (Synchronous )异步计数器异步计数器 (Asynchronous )按开关按开关元件分：元件分：TTL 计数器计数器CMOS 计数器计数器18计数器计数容量、长度或模的概念计数器计数容量、长度或模的概念 计数器可以记忆输入脉冲的数目，即电路的有效计数器可以记忆输入脉冲的数目，即电路的有效形状数形状数 M 。3 位二进制同步加法计数器：位二

13、进制同步加法计数器：823 M00001111/14 位二进制同步加法计数器：位二进制同步加法计数器：000111/11624 Mn 位二进制同步加法计数器：位二进制同步加法计数器：nM2 19一、二进制同步计数器一、二进制同步计数器1. 3位二进制同步加法计数器位二进制同步加法计数器(1) 构造表示框图与形状图构造表示框图与形状图三位二进制同步三位二进制同步加法计数器加法计数器CPCarry输入计数脉冲输入计数脉冲送给高位的进位信号送给高位的进位信号000001/0010/0011/0100/0101/0110/0111/0/120FF2、FF1、FF0Q2、Q1、Q0设计方法一：设计方法一

14、：按前述设计步骤进展按前述设计步骤进展 P297 299设计方法二：设计方法二：按计数规律进展级联按计数规律进展级联 CPQ2Q1Q0C0123456780 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 0000000010C = Q2n Q1n Q0n来一个来一个CP翻转一次翻转一次J0= K0 = 1当当Q0=1，CP到来即翻转到来即翻转J1= K1 = Q0当当Q1Q0=1，CP到来即翻转到来即翻转J2= K2 = Q1Q0= T0= T1= T2(2) 分析和选择触发器分析和选择触发器21J0= K0 =1J1= K1 = Q0J2= K2 = Q

15、1Q0CP1J1KC1FF011J1KC1FF11J1KC1FF2&CQ0Q1Q2Q0Q1Q2串行进位串行进位触发器触发器负载均匀负载均匀CP1J1KC1FF011J1KC1FF11J1KC1FF2&CQ0Q1Q2Q0Q1Q2并行进位并行进位低位触发低位触发器负载重器负载重(3) 用用T 型触发器构成的逻辑电路图型触发器构成的逻辑电路图22C = Q2n Q1n Q0n(5) n 位二进制同步加法计数器级联规律：位二进制同步加法计数器级联规律： -100121 ijnjnnniniiQQQQQT(4) 用用T 型触发器构成的逻辑电路图型触发器构成的逻辑电路图CP1J1KC1FF

16、011J1KC1FF11J1KC1FF2&CQ0Q1Q2Q0Q1Q21&1&23B = Q2n Q1n Q0nBorrow假设用假设用T 触发器：触发器：2. 3 位二进制同步减法计数器位二进制同步减法计数器CP Q2Q1Q0B012345670 0 01 1 11 1 01 0 11 0 00 1 10 1 00 0 110000000012FF FF FF、012 QQQ、 向高位发出的借位信号向高位发出的借位信号T0 = 1T1=Q0nT2= Q1n Q0n级联规律：级联规律： 1-00121 ijnjnnniniiQQQQQTCP1J1KC1FF011J1KC1

17、FF11J1KC1FF1&BQ0Q1Q2Q0Q1Q2243. 3 位二进制同步可逆计数器位二进制同步可逆计数器(1) 单时钟输入二进制同步可逆计数器单时钟输入二进制同步可逆计数器加加/ /减减控制端控制端 0/ DU加计数加计数T0 = 1、T1= Q0n、 T2 = Q1nQ0n /012nnnQQQBC 1/ DU减计数减计数T0 = 1、T1= Q0n、 T2= Q1nQ0nnnnQQQBC012 / CPQ01J1KC1FF01Q0Q21J1KC1FF2Q2Q11J1KC1FF1Q1U / D 1&1&1&1C/B25(2) 双时钟输入二进制同步可逆计数

18、器双时钟输入二进制同步可逆计数器加计数脉冲加计数脉冲减计数脉冲减计数脉冲CP0= CPU+ CPD CP1= CPU Q0n + CPD Q0n CP2= CPU Q1n Q0n + CPD Q1n Q0nCPU 和和CPD 相互排斥相互排斥CPU = CP，CPD= 0CPD= CP，CPU= 0CPUQ01J1KC1FF01Q0Q21J1KC1FF21Q2Q11J1KC1FF11Q11&1&1CPD264. 集成二进制同步计数器集成二进制同步计数器(1) 集成集成 4 位二进制同步加法计数器位二进制同步加法计数器1 2 3 4 5 6 7 816 15 14 13 12 1

19、1 10 9VCC CO Q0 Q1 Q2 Q3 CTT LDCR CP D0 D1 D2 D3 CTP 地地引脚陈列图引脚陈列图逻辑功能表示图逻辑功能表示图Q0 Q1 Q2 Q3CTTLDCOCPCTPCR D0 D1 D2 D30 0 0 00 0 1 1 0 0 1 1CR = 0Q3 Q0 = 0000同步并行置数同步并行置数 CR=1，LD=0，CP异步清零异步清零Q3 Q0 = D3 D0 1) 74LS161 和和 74LS1632774161的形状表的形状表 输输 入入 输输 出出 注注CR LD CTP CTT CP D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1

20、Q0n+1CO 0 1 0 d3 d2 d1d0 1 1 1 1 1 1 0 1 1 0 0 0 0 0 0 d3 d2 d1 d0 计计 数数 保保 持持 保保 持持 0清零清零置数置数CR = 1, LD = 1, CP，CTP = CTT = 1二进制同步加法计数二进制同步加法计数CTPCTT = 0CR = 1，LD = 1，坚持坚持假设假设 CTT = 0CO = 0假设假设 CTT = 1nnnnQQQQCO0123 2874163的形状表的形状表2) CC4520VDD 2CR 2Q32Q22Q12Q02EN2CP1CP1EN1Q0 1Q1 1Q1Q31CR VSS1 2 3 4

21、 5 6 7 816 15 14 13 12 11 10 9Q0 Q1 Q2 Q3EN CP CR21使能端使能端也可作也可作计数脉计数脉冲输入冲输入计数脉计数脉冲输入冲输入也可作也可作使能端使能端异异步步清清零零 输输 入入 输输 出出CR EN CPQ3n+1 Q2n+1 Q1n+1 Q0n+1 1 0 1 0 0 0 0 0 1 0 0 0 0加加 计计 数数加加 计计 数数 保保 持持 保保 持持 29(2) 集成集成 4 位二进制同步可逆计数器位二进制同步可逆计数器1) 74191单时钟单时钟Q0 Q1 Q2 Q3U/DLDCO/BOCPCTD0 D1 D2 D3RC加计数时加计数时

22、CO/BO= Q3nQ2nQ1nQ0n并行异并行异步置数步置数减计数时减计数时CO/BO= Q3nQ2nQ1nQ0n1 2 3 4 5 6 7 816 15 14 13 12 11 10 9D1 Q1 Q0 CT U/D Q2 Q3 地地VCC D0 CP RC CO/BO LD D2 D3LD CT U/D CP D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1 0 d3 d2 d1 d0 1 0 0 1 0 1 1 1 d3 d2 d1 d0加加 法法 计计 数数 减减 法法 计计 数数 保保 持持 301 2 3 4 5 6 7 816 15 14 13 12 11

23、10 9D1 Q1 Q0 CPD CPU Q2 Q3 地地VCC D0 CR BO CO LD D2 D32) 74193(双时钟双时钟)COQ0 Q1 Q2 Q3LDCPUCRD0 D1 D2 D3BOCPDCR LD CPU CPD D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1注注 1 0 0 d3 d2 d1 d0 0 1 1 0 1 1 0 1 1 1 0 0 0 0 d3 d2 d1 d0 加加 法法 计计 数数 减减 法法 计计 数数 保保 持持异步清零异步清零异步置数异步置数BO =CO=1311. 二进制异步加法计数器二进制异步加法计数器CPQ0Q1Q2

24、CP0 = CPCP1 = Q0CP2 = Q1用用T 触发触发器器 (J = K = 1)下降沿触发下降沿触发C = Q2n Q1n Q0n1Q01J1KC1FF0Q0Q11J1KC1FF1Q11Q21J1KC1FF2Q21CCP&并行并行进位进位假设采用上升沿触发的假设采用上升沿触发的 T 触发器触发器CP0= CPCP1=Q0CP2=Q132D 触发器构成的触发器构成的 T 触发器触发器 ( D = Q )， 下降沿触发下降沿触发假设改用上升沿触发的假设改用上升沿触发的 D 触发器？触发器？Q0Q1FF1FF2C11DC11DQ2FF0C11DQ1Q2&Q0Q0Q1FF1

25、FF2C11DC11DQ2FF0C11DQ1Q2&Q0332. 二进制异步减法计数器二进制异步减法计数器CPQ2Q1Q00123456780 0 01 1 11 1 01 0 11 0 00 1 10 1 00 0 10 0 0用用T 触发器触发器 (J = K = 1) 上升沿触发上升沿触发CP0= CPCP1= Q0CP2= Q1B = Q2n Q1n Q0n二进制异步计数器级间衔接规律二进制异步计数器级间衔接规律计数规律计数规律T 触发器的触发沿触发器的触发沿上升沿上升沿下降沿下降沿加法计数加法计数CPi = Qi-1CPi = Qi-1减法计数减法计数CPi = Qi-1CPi

26、 = Qi-11Q01J1KC1FF0Q0Q11J1KC1FF1Q11Q21J1KC1FF2Q21BCP&341 2 3 4 5 6 714 13 12 11 10 9 8CT/LD Q2 D2 D0 Q0 CP1 地地VCC CR Q3 D3 D1 Q1 CP0Q0 Q1 Q2 Q3CRCP1D0 D1 D2 D3CP0CT/LD3. 集成二进制异步计数器集成二进制异步计数器74197、74LS197计数计数/ /置数置数异步清零异步清零0 CR000030 QQ异步置数异步置数 1 CR0/ LDCT 3030DDQQ 加法计数加法计数 1 CR1/ LDCT二二 八八 十六进制计

27、数十六进制计数35二二-八八-十六进制计数器的实现十六进制计数器的实现M = 2CPCP 0计数输出：计数输出：0QM = 8CPCP 1计数输出：计数输出：1 23 QQQQ1Q1Q21J1KC1FF2Q21Q31J1KC1FF3Q3111J1KC1FF1CP1CP011J1KC1FF0Q0Q0M = 16010,QCPCPCP 计数输出：计数输出：0 1 23QQQQ其它：其它：74177、74LS177、74293、74LS293 等。等。301,QCPCPCP 1 2 30QQQQ368421BCD 码码1. 十进制同步加法计数器十进制同步加法计数器0123QQQQ00000001/0

28、0010/00011/00100/00101/00110/0011110001001/0/0/0/100000000Q3nQ2nQ1nQ0n00 01 11 10 10 0001 11 10CCPCPCPCPCP 3210 nnQQC03 37Q1nQ0nQ3nQ2n 00 01 11 100001 11 10Q3n+1 Q2n+1 Q1n+1 Q0n+1 0 0 0 10 1 0 11 0 0 10 0 0 00 0 1 00 1 1 00 1 0 01 0 0 00 0 1 10 1 1 1 nnQQ010 nnnnnnQQQQQQ0101311 nnnnnnnnQQQQQQQQ02120

29、1212 nnnnnnQQQQQQ0301213 形状方程形状方程选择下降沿、选择下降沿、JK 触发器触发器驱动方程驱动方程J0 = K0 = 1,J1= Q3nQ0n, K1= Q0J2 = K2 = Q1nQ0nJ3 = Q2nQ1nQ0n , K3 = Q0n 逻辑图逻辑图CP1KC1FF2&1JC1J1KC1FF01KC1FF3&1J1&Q1Q01KC1FF1&1J&Q2Q3Q3检查能否自启动检查能否自启动将无效形状将无效形状1010 1111代入形状方程：代入形状方程：1010 1011 01001110 1111 10001100 1011

30、0100能自启动能自启动nnQQC03 382. 十进制同步减法计数器十进制同步减法计数器00001001/11000/00111/00110/00101/00100/0001100100001/0/0/0/03. 十进制同步可逆计数器十进制同步可逆计数器394. 集成十进制同步计数器集成十进制同步计数器74160、741621 2 3 4 5 6 7 816 15 14 13 12 11 10 9VCC CO Q0 Q1 Q2 Q3 CTT LDCR CP D0 D1 D2 D3 CTP 地地(引脚陈列与引脚陈列与74161一样一样)0 CR(74162 同步清零同步清零) 1 CR0 LD

31、 CP1 LDCR1PT CTCTnnQQCO03 nnQQCTCO03T 0PT CTCT1T CT进位信号坚持进位信号坚持0T CT进位输出低电平进位输出低电平(1) 集成十进制同步加法计数器集成十进制同步加法计数器40(2) 集成十进制同步可逆计数器集成十进制同步可逆计数器1) 74190 (单时钟，引脚与单时钟，引脚与74191一样一样)0 LD 3030DDQQ 1 LD0 CT 0/ DU加法计数加法计数1/ DU减法计数减法计数nnQQBOCO03/ nnnnQQQQBOCO0123 / 1 LD1 CT1 2 3 4 5 6 7 816 15 14 13 12 11 10 9D

32、1 Q1 Q0 CT U/D Q2 Q3 地地VCC D0 CP RC CO/BO LD D2 D3412) 74192 (双时钟，引脚与双时钟，引脚与74193一样一样)1 2 3 4 5 6 7 816 15 14 13 12 11 10 9D1 Q1 Q0 CPD CPU Q2 Q3 地地VCC D0 CR BO CO LD D2 D31 CR0 LD 3030DDQQ 0 CR1 LD0 CR1 DUCP,CP加法计数加法计数1 UDCP,CPnnUQQCPCO03 减法计数减法计数nnnnDQQQQCPBO0123 1 LD0 CR 1 DUCPCP421 2 3 4 5 6 714

33、 13 12 11 10 9 8S9A S9B Q2 Q1 地地VCC R0B R0A CP1 CP0Q0 Q33. 集成十进制异步计数器集成十进制异步计数器S9A S9BQ0 Q1 Q2 Q3R0B R0AM1=2M1 = 5CP0CP11 10 0 0 01 11 0 0 1M = 2CPCP 00QM = 5CPCP 11 23 QQQM = 10CP010,QCPCPCP 01 23 QQQQ301,QCPCPCP 1 230QQQQCPCPCP43同步置数同步置数异步异步清零清零六进制六进制计数器计数器七进制七进制计数器计数器方法方法用触发器和门电路设计用触发器和门电路设计用集成计数

34、器构成用集成计数器构成)102(4 MM或或清零端清零端置数端置数端(同步、异步同步、异步) 例例 利用利用EWBEWB察看同步和异步归零的区别。察看同步和异步归零的区别。44一、利用同步清零或置数端获得一、利用同步清零或置数端获得 N 进制计数进制计数当当 M 进制计数到进制计数到 SN 1 后使计数回到后使计数回到 S0 形状形状2. 求归零逻辑表达式；求归零逻辑表达式；1. 写出形状写出形状 SN 1 的二进制代码；的二进制代码；3. 画连线图。画连线图。 例例5.2.1 5.2.1 用用4 4位二进制计数器位二进制计数器 74163 74163 构成十二进制计数器。构成十二进制计数器。

35、解：解：1. 013QQQCR 111SSN 013QQQLD 或或= 10112. 归零表达式：归零表达式：3. 连线图连线图Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CR1&同步清零同步清零同步置零同步置零45二、利用异步清零或置数端获得二、利用异步清零或置数端获得 N 进制计数进制计数 当计数到当计数到 SN 时，立刻产生清零或置数信号，时，立刻产生清零或置数信号， 使前往使前往 S0 形状。瞬间即逝形状。瞬间即逝1. 写出形状写出形状 SN 的二进制代码；的二进制代码；2. 求归零逻辑表达式；求归零逻辑表达式；3. 画连线图。画连线图。 例例5.2.2

36、 5.2.2 用二用二- -八八- -十六进制异步计数器十六进制异步计数器197197构成构成1212进制计数器。进制计数器。110012 S23QQCR 23QQLD 或或Q0 Q1 Q2 Q3CP0D0 D1 D2 D3CRCP1LDCT/&形状形状S12的作用：的作用：产生归零信号产生归零信号异步清零异步清零异步置零异步置零46三、三、 计数容量的扩展计数容量的扩展1. 集成计数器的级联集成计数器的级联 Q0 Q1 Q2 Q3CTTLDCOCP CTP D0 D1 D2 D3CRQ4 Q5 Q6 Q7Q0 Q1 Q2 Q3CTTLDCOCP CTP D0 D1 D2 D3CRQ0

37、 Q1 Q2 Q3CP11111CO016 16 = 256 Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1 Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1Q0 Q1 Q2 Q3Q0 Q1 Q2 Q31 2 4 810 20 40 8010 10 = 100472. 利用级联获得大容量利用级联获得大容量 N 进制计数器进制计数器1) 级联级联 N1 和和 N2 进制计数器，容量扩展为进制计数器，容量扩展为 N1 N2N1进制进制计数器计数器N2进制进制计数器计数器CP进位进位CCP 例例 Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1 Q0

38、 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1Q0 Q1 Q2 Q3Q0 Q1 Q2 Q3N1= 10N2 = 6个位芯片应逢十进一个位芯片应逢十进一482) 用归零法或置数法获得大容量的用归零法或置数法获得大容量的 N 进制计数器进制计数器 例例 试分别用试分别用 74161 74161 和和 74162 74162 接成六十进制计数器。接成六十进制计数器。Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ4 Q5 Q6 Q7Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ0 Q1 Q2 Q3CP111CO0用用 SN 产生异步

39、清零信号：产生异步清零信号：) 111100 (60 SSN用用 SN1 SN1 产生同步置数信号：产生同步置数信号：) 111011 (591 SSN&11&先用两片先用两片74161构成构成 256 进制计数器进制计数器4974162 同步清零，同步置数。同步清零，同步置数。再用归零法将再用归零法将M = 100改为改为N = 60进制计数器，进制计数器，即用即用SN1产生同步清零、置数信号。产生同步清零、置数信号。BCD591 1001 0101）（ SSN先用两片先用两片74162构成构成 1010 进制计数器，进制计数器，Q0 Q1 Q2 Q3CTTLDCOCPCTP

40、D0 D1 D2 D3CRQ4 Q5 Q6 Q7Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ0 Q1 Q2 Q3CP111CO011&11501. 同步同步 清零清零(或置数或置数)端计数终值为端计数终值为 SN1 异步异步 清零清零(或置数或置数)端计数终值为端计数终值为 SN2. 用集成用集成 二进制二进制 计数器扩展容量后，计数器扩展容量后， 终值终值 SN (或或 SN1 )是二进制代码；是二进制代码；用集成十进制计数器扩展容量后，用集成十进制计数器扩展容量后，终值终值 SN (或或SN1 )的代码由个位、十位、的代码由个位、十位、百位的十进制数对

41、应的百位的十进制数对应的 BCD 代码构成。代码构成。51525.3 存放器和读存放器和读/写存储器写存储器(Register and Random Access Memory)5.3.1 存放器的主要特点和分类存放器的主要特点和分类一、一、 概念和特点概念和特点1. 概念概念存放：存放：把二进制数据或代码暂时存储起来。把二进制数据或代码暂时存储起来。存放器：存放器： 具有存放功能的电路。具有存放功能的电路。2. 特点特点 主要由触发主要由触发器构成器构成,普通不普通不对存储内容进对存储内容进展处置。展处置。并行并行输入输入并行并行输出输出FF0 FF1 FFn1D0 D1 Dn1 Q0 Q1

42、 Qn1 串行串行输入输入串行串行输出输出53二、二、 分类分类1. 按功能分按功能分根本存放器根本存放器移位存放器移位存放器( (并入并出并入并出) )( (并入并出、并入串出、并入并出、并入串出、 串入并出、串入串出串入并出、串入串出) )2. 按开关元件分按开关元件分TTL 存放器存放器CMOS 存放器存放器根本存放器根本存放器移位存放器移位存放器多位多位 D 型触发器型触发器锁存器锁存器存放器阵列存放器阵列单向移位存放器单向移位存放器双向移位存放器双向移位存放器根本存放器根本存放器移位存放器移位存放器( (多位多位 D D 型触发器型触发器) )( (同同 TTL) TTL)5.3.2

43、 根本存放器根本存放器 一个触发器可以存储一个触发器可以存储 位二进制信号；存放位二进制信号；存放 n 位位二进制数码，需求二进制数码，需求 个触发器。个触发器。1 n一、一、4 边沿边沿 D 触发器触发器 (74175、74LS175)C11DD0Q0Q0RDC11DD1Q1Q1C11DD2Q2Q2C11DD3Q3Q3RDRDRDFF0FF1FF2FF311CR异步清零异步清零00000同步送数同步送数1d0d1d2d3 特点：特点：并入并出，构造简单，抗干扰才干强。并入并出，构造简单，抗干扰才干强。二二 、双、双 4 位锁存器位锁存器 (74116)(一一) 引脚陈列图和逻辑功能表示图引脚

44、陈列图和逻辑功能表示图Q0 Q1 Q2 Q3CRLEAD0 D1 D2 D3LEB21异步清零异步清零送数送数控制控制数码并行输入数码并行输入数码并行输出数码并行输出(二二) 逻辑功能逻辑功能清零清零0 CR送数送数00000123 QQQQ1 CR0BA LELE01230123ddddQQQQ 坚持坚持1 CR1BA LELE不变不变0123QQQQ三、三、 4 4 存放器阵列存放器阵列 (74170、74LS170)(一一) 引脚陈列图和逻辑功能表示图引脚陈列图和逻辑功能表示图Q0 Q1 Q2 Q3ENRD0 D1 D2 D3ENWAW0AW1AR0AR1并行数码输入并行数码输入数数 码

45、码 输输 出出AW0、AW1 写入地址码写入地址码AR0、AR1 读出地址码读出地址码ENW 写入时钟脉冲写入时钟脉冲ENR 读出时钟脉冲读出时钟脉冲1 2 3 4 5 6 7 816 15 14 13 12 11 10 974170VCC D0 AW0 AW1 ENWENR Q0 Q1D1 D2 D3 AR1 AR0 Q3 Q2 地地(二二) 逻辑功能逻辑功能16个个D锁存器锁存器 构成存储矩阵构成存储矩阵能存放能存放4个字个字: W0、W1、W2、W3Q0 Q1 Q2 Q3ENRD0 D1 D2 D3ENWAW0AW1AR0AR1FF00FF01FF02FF03FF10FF11FF12FF

46、13FF20FF21FF22FF23FF30FF31FF32FF330 0 0 10 0 0 1010 0 1 00 0 1 0100 1 0 00 1 0 0111 0 0 01 0 0 000 0 0 0 101 0 0 1 010 0 1 0 011 1 0 0 0特点特点: 能同时进展读写能同时进展读写; 集电极开路输出集电极开路输出每个字有每个字有4位：位：3330232013100300QQQQQQQQ、58 5.3.3 移位存放器移位存放器一、单向移位存放器一、单向移位存放器右移存放器右移存放器Q0Q1Q2Q3C11DFF0C11DFF1C11DFF2C11DFF3时钟方程时钟方

47、程CPCPCPCPCP 3210驱动方程驱动方程nnniQDQDQDDD2312010 、形状方程形状方程nnnnnninQQQQQQDQ21311201110, Di000000001011100000001011100000010011000001101100000101000001000000100000左移存放器左移存放器Di左移左移输入输入左移左移输出输出驱动方程驱动方程innnDDQDQDQD 3322110、形状方程形状方程innnnnnnDQQQQQQQ主要特点：主要特点：1. 输入数码在输入数码在 CP 控制下，依次右移或左移；控制下，依次右移或左移

48、； 2. 存放存放 n 位二进制数码。位二进制数码。n个个CP完成串行输入，并可完成串行输入，并可从从Q0 Q3 端获得并行输出，再经端获得并行输出，再经 n 个个CP又获得串行输出。又获得串行输出。3. 假设串行数据输入端为假设串行数据输入端为 0，那么，那么 n 个个CP后存放器被清后存放器被清零。零。Q3Q0Q1Q2C11DFF0C11DFF1C11DFF2C11DFF3二、双向移位存放器二、双向移位存放器FF1DC13Q&11DC12FFQ&11DC11FFQ&1FF&C101DQ1QQQQ1302CPSLDDSRM1D0D1D2D3三、集成移位存放器三

49、、集成移位存放器1. 8 位单向移位存放器位单向移位存放器 74164DSA DSB Q0 Q1 Q2 Q3 地地1 2 3 4 5 6 714 13 12 11 10 9 8VCC Q7 Q6 Q5 Q4 CR CPQ7Q6Q5Q4Q3Q2Q1Q0CP CRDSA DSB异步异步清零清零0 0 0 0 0 0 0 0坚持坚持不变不变710SBSAQQQDDDS 送数送数7419474194功能表功能表0Q1QM3D2D1D0D2Q3Q74194MCRCPSLSR01DD2. 4 位双向移位存放器位双向移位存放器 74LS1945.3.4 移位存放器型计数器移位存放器型计数器结结构构示示意意图

50、图Q0Q1Qn1C11DFF0C11DFF1C11DFFn1反响逻辑电路反响逻辑电路Dn1D0D1），（nnnnQQQFD1100 特点：特点：电路构造简单，计数顺序普通为非自然态序，电路构造简单，计数顺序普通为非自然态序，用途极为广泛。用途极为广泛。一、环形计数器一、环形计数器1. 电路组成电路组成Q0Q1Q2Q3C11DFF0C11DFF1C11DFF2C11DFF32. 任务原理任务原理nnQD10 1000010000100001有效循环有效循环000011110101101011000110001110011101111001111011无无效效循循环环3. 能自启动的环型计数器能自

51、启动的环型计数器Q0Q1Q2Q3C11DFF0C11DFF1C11DFF2C11DFF3&Q0Q1Q2Q32100QQQD 01QD 12QD 23QD 10 nQ11 nQ12 nQ13 nQ1110011100111111110111000110100000010100001000001001101001011011二、扭环形计数器二、扭环形计数器Q0Q1Q2Q3C11DFF0C11DFF1C11DFF2C11DFF3nnQD10 有效循环有效循环无效循环无效循环自启动电路：自启动电路：P360 图图5.3.160123123DQ QQQ Q Q5.3.5 读读/写存储器写存储器

52、RAM(Random Access Memory)存储单元存储单元 存放一位二进制数的根本单元存放一位二进制数的根本单元(即位即位)。存储容量存储容量 存储器含存储单元的总个存储器含存储单元的总个(位位)数。数。存储容量存储容量 = 字数字数word 位数位数bit 地址地址 存储器中每一个字的编号存储器中每一个字的编号2561，2564 一共有一共有 256 个字，需求个字，需求 256 个地址个地址10244，10248 一共有一共有 1024 个字，需求个字，需求 1024 个地个地址址地址译码地址译码 用译码器赋予每一个字一个地址用译码器赋予每一个字一个地址N 个地址输入，能产生个地址

53、输入，能产生 2N 个地址个地址一元地址译码一元地址译码(单向译码、根本译码、字译码单向译码、根本译码、字译码)二元地址译码二元地址译码(双向译码、位译码双向译码、位译码) 行译码、列译码行译码、列译码一、一、RAM 的构造的构造存储矩阵存储矩阵读读/写写控制器控制器地地址址译译码码器器地地址址码码输输入入片选片选读读/ /写控制写控制输入输入/ /输出输出CS R / W I / O 例例 对对 256 256 4 4 存储矩阵进展地址存储矩阵进展地址译码译码一元地址译码一元地址译码D3D2D1D0W0W1W256译译码码器器0 0 1 11 0 1 00 1 1 1A0A1A710.0W11 0 1 0缺陷缺陷: n 位地址输入的位地址输入的译码器译码器,需求需求 2n 条条输出线。输出线。1 0 1 0二元地址译码二元地址译码Y0Y1 Y15A0A1A2A3X0X1X15行行译译码码器器A4 A5 A6 A7列译码器列译码器Dout 8 位地址输入的位地址输入的地址译码器地址译码器,只需只需 32条输出线。条输出线。25 (32) 根行选择线