MPCxx中文手册PCI总线接口_第1页
MPCxx中文手册PCI总线接口_第2页
MPCxx中文手册PCI总线接口_第3页
MPCxx中文手册PCI总线接口_第4页
MPCxx中文手册PCI总线接口_第5页
已阅读5页,还剩30页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、第十三章 PCI总线接口PCI总线接口遵守PCI本地总线规范Rev. 2.3。对PCI复杂特性的介绍已经超出了本手册的范围。本章介绍PCI控制器,并提供PCI总线操作的基本说明。特别着重介绍该设备是如何实现PCI规范的。关于PCI总线的全面说明,整合PCI设备的系统的设计者应参考相应的规范。注意很多可用的PCI文献将一个16位数称为WORD(字),将一个32位数称为DWORD(双字)。由于它与本手册使用的术语不一致,所以本章不使用术语“字”和“双字”,而使用位数或字节数指示确切的数。13.1 绪论PCI控制器担当PCI接口与CSB之间的桥。I/O定序器用于缓存数据。图13-1是PCI控制器的高

2、级(high-level)结构图。图13-1 PCI控制器结构图13.1.1 概述MPC8349E包括两个PCI。如果两个都使用,则它们都为32位的端口。如果只使用PCI1,则可以将其配置为一个32位的端口或一个64位的端口。本章的资料涉及32位和64位的端口,当PCI控制器作为32位端口操作时,不使用其中的某些信号。注意,PCI1支持最多五个外部主设备,PCI2支持最多三个外部主设备。PCI2未使用的请求信号在内部处于不活动状态,不影响仲裁器的操作。PCI控制器通过PCI系统总线将处理器和存贮器系统与I/O组件连接起来。该接口即作为发起者(主)设备,也作为目标(从)设备。PCI控制器使用一条

3、32位或64位复用的地址/数据总线,该总线可以按最高66MHz的频率运行。接口提供地址和数据的奇偶校验,具有差错检测和报告功能。该接口支持三个物理地址空间64位地址的存贮器、32位地址的I/O和PCI配置空间。注意,MPC8349E支持64位的地址/数据总线。PCI1接口即可以作为PCI主机桥,称之为主机(host mode)模式,也可以作为PCI总线上的外部设备,称之为代理模式(agent mode)。更多信息参见.4“主机模式配置访问”。PCI2接口只支持主机模式。注意,当PCI控制器处于代理模式时,可以从PCI总线配置PCI控制器。提供了地址变换机制,在PCI总线和内部总线之间映射PCI

4、存贮器窗口。13.1.2 特性PCI控制器包括以下特性:l 遵循PCI规范 Rev. 2.3。l 64位和32位PCI接口支持l PCI1支持主机和代理模式,PCI2只支持主机模式l 支持对所有PCI地址空间的访问l 支持64位双地址周期(DAC Dual-address cycle)(仅在作为目标设备时)l 可从PCI访问内部配置寄存器l 片上仲裁,在PCI1上支持五个主设备,在PCI2上支持三个主设备l 仲裁器支持两级优先级的请求/准许信号对l 支持PCI到存贮器和存贮器到PCI流l 存贮器预取PCI读访问,支持延迟读事务l 支持处理器到PCI和PCI到存贮器写存储(write posti

5、ng)l 支持可选的接收事务监听l 用于主机和外设之间地址映射的地址变换单元l 支持奇偶校验l PCI 3.3V兼容13.1.3 操作模式PCI控制器的操作模式在复位时由复位配置字高端(RCWH)确定,关于RCWH参见节“复位配置字”。表13-1汇总了这些模式。表13-1 PCI控制器模式参数说明节/页主机/代理配置为PCI1接口选择主机模式或代理模式.11/4-33PCI接口选择选择一个64位的接口或两个32位的PCI接口.13PCI仲裁器启用启用片上PCI总线仲裁器.14.1513.1.3.1 主机/代理配置PCI控制器即可以作为PCI主机桥(称之为主机模式),也可以作为PCI总线上的外部

6、设备(称之为代理模式)。注意,主机/代理模式选择在上电时确定,.7节“PCI主机/主体配置”对此进行了总结。(由RCWHR Bit 0 的值确定。)当设备上电为主机模式时,所有进入的配置访问都被忽略(因此主设备中止)。当设备上电为代理模式时,它应答进入的配置访问。注意,在PCI代理模式中,在允许内向地址转换之前,PCI控制器忽略除内存映射寄存器之外的所有PCI存贮器访问。注意,只有主PCI接口(PCI1)支持代理模式。13.1.3.2 单64位/双32位接口配置可以把该接口配置为一个单64位的PCI接口或两个独立的32位的PCI接口。关于PCI-64配置的引脚分配见表4-25。PCI接口选择的

7、初始值由RCWHPCI64中的值确定。更多信息参见.8节“64位PCI的配置”13.1.3.3 PCI仲裁器配置可以把该接口配置为使用片上或片外PCI仲裁器。PCI1的仲裁由RCWHPCI1ARB中的值确定,PCI2的仲裁由RCWHPCI2ARB中的值确定。更多信息参见.9节“PCI1仲裁器配置”。13.2 外部信号说明表13-2列出了PCI信号的特性。表13-2 信号的特性名称功能复位状态上拉CPCI1_HS_ENUMCompactPCI1热交换计数器高阻需要CPCI1_HS_ESCompactPCI1热交换弹出开关CPCI1_HS_LEDCompactPCI1热交换LED有效M66EN66

8、MHz允许/PCI1_REQ64PCI1请求64位传输高阻1需要/PCI1_ACK64PCI1应答64位传输高阻需要PCI1_AD63:0PCI1地址/数据高阻PCI2_AD31:0PCI2地址/数据高阻PCI/n_C/BE 3:0PCI总线命令/字节允许高阻PCI1_CBE 7:0PCI1总线命令/字节允许高阻/PCIn_DEVSELPCIn设备选择高阻需要/PCIn_FRAMEPCIn帧周期高阻需要/PCI1_REQ0:4PCI1仲裁器请求配置有关输入时需要/PCI2_REQ0:2PCI2仲裁器请求配置有关输入时需要/PCI1_GNT0:4PCI1仲裁器准许配置有关/PCI1_GNT0:2

9、PCI2仲裁器准许配置有关PCI1_IDSELPCI1初始化设备选择/PCI1_INTAPCI1中断A高阻需要/PCIn_IRDYPCIn发起者就绪高阻需要PCIn_PARPCIn奇偶校验高阻PCI1_PAR64PCI1奇偶校验高端DWORD高阻/PCIn_PERRPCIn奇偶校验错高阻需要/PCIn_RESET_OUTPCIn复位输出有效/PCIn_SERRPCIn系统错高阻需要/PCIn_STOPPCIn停止高阻需要/PCIn_TRDYPCIn目标设备就绪高阻需要1 注意,在PCI 64位主机模式中,/PCI1_REQ64在/HESET无效后立即有效(低),并一直保持有效,直到/PCI1_

10、RESET_OUT无效之后的一个PCI时钟周期为止。图13-2列出了外部PCI信号。图13-2 PCI接口外部信号表13-3包括外部PCI接口信号的详细说明。表13-3 PCI1和PCI2接口信号详细信号说明信号I/O说明CPCI1_HS_ENUMOCompactPCI1热交换计数器。作为紧凑型PCI系统中的计数请求,用于将热交换接口连接到主机。该信号仅用于代理模式。状态含义有效卡已插入并需要配置,或将拔出卡,需要从系统资源列表中删除。无效不需要动作。时序有效/无效未规定时序。CPCI1_HS_ESICompactPCI1热交换弹出开关。仅用于代理模式。在紧凑型PCI系统中,该输入信号用于将热

11、交换接口连接到弹出开关逻辑。状态含义有效开关打开。无效开关关闭。时序有效/无效未规定时序。CPCI1_HS_LEDOCompactPCI1热交换LED。在紧凑型PCI系统中,用于将热交换接口连接到热交换LED。该信号仅用于代理模式。状态含义有效输出正驱动逻辑1,点亮热交换LED。无效输出正驱动逻辑0,关闭热交换LED。时序有效/无效未规定时序。M66ENI66MHz允许。确定PCI接口的AC定时。状态含义当PCI1和PCI2的频率相同(OCCRPCI1CROCCRPCI2CR)时:有效PCI1接口信号使用66MHz的PCI AC定时参数。PCI2接口信号使用66MHz的PCI AC定时参数。无

12、效PCI1接口信号使用33MHz的PCI AC定时参数。PCI2接口信号使用33MHz的PCI AC定时参数。当PCI1和PCI2的频率不相同(OCCRPCI1CR0且OCCRPCI2CR1或OCCRPCI1CR1且OCCRPCI2CR0)时:有效PCI1接口信号使用66MHz的PCI AC定时参数。PCI2接口信号使用33MHz的PCI AC定时参数。无效PCI1接口信号使用33MHz的PCI AC定时参数。PCI2接口信号使用66MHz的PCI AC定时参数。时序有效/无效不变。PCIn_AD63:0I/OPCI地址/数据总线。在地址周期内,这些信号包括一个物理地址。在数据周期内,这些信号

13、包括数据字节。如果PCI_64为0,则不使用PCI_AD63:32。O用于双向PCI地址/数据总线的输出。状态含义有效/无效在PCI事务的地址周期内代表物理地址,在PCI事务的数据周期内,PCI地址/数据总线包含要写入的数据。PCI_AD7:0定义最低有效字节,PCIn_AD63:56定义最高有效字节。时序有效/无效按PCI局部总线规范 Rev2.3规定。I用于双向PCI地址/数据总线的输入。状态含义有效/无效在PCI事务的地址周期内代表要译码的地址,作为对设备选择的检查。在PCI事务的数据周期内代表要接收的数据。PCI_AD7:0定义最低有效字节,PCIn_AD63:56定义最高有效字节。时

14、序有效/无效按PCI局部总线规范 Rev2.3规定。PCI/n_C/BE 7:0I/OPCI总线命令/字节允许。O用于双向命令/字节允许的输出。状态含义有效/无效在地址周期内,PCI_CBE7:0定义总线命令。字节允许为PCI总线在数据周期内确定哪些字节通道携带有意义的数据。PCI_CBE0信号对应于最低有效字节。如果PCI_64为0,则不使用PCI_CBE7:4。时序有效/无效按PCI局部总线规范 Rev2.3规定。I用于双向命令/字节允许的输入。状态含义有效/无效在地址周期内,PCI_CBE7:0指示另一个主设备正在发送的命令。在PCI总线数据周期内,PCI_CBE7:0指示哪些字节通道有

15、效。如果PCI_64为0,则不使用PCI_CBE7:4。时序有效/无效按PCI局部总线规范 Rev2.3规定。/PCIn_DEVSELI/OPCIn设备选择。O用于双向设备选择的输出。状态含义有效PCIn控制器已经译码地址,是当前访问的目标。无效PCIn控制器已经译码地址,不是当前访问的目标。定时有效/无效按PCI局部总线规范 Rev2.3规定。I用于双向设备选择的输入。状态含义有效某些PCI代理(不是本PCIn控制器)已经译码地址,是当前访问的目标。无效未选择PCI代理。时序有效/无效按PCI局部总线规范 Rev2.3规定。/PCIn_FRAMEI/OPCIn帧周期信号。当前PCI主设备用它

16、指示一次访问的开始及持续时间。O用于双向帧的输出。状态含义有效PCIn控制器作为PCI主设备,正在启动一个总线事务。当/PCI_FRAME有效时,数据传输才可以继续进行。无效如果/PCI_IRDY有效,则指示PCI事务正处于最后的数据周期;如果/PCI_IRDY无效,则指示PCI总线空闲。时序有效/无效按PCI局部总线规范 Rev2.3规定。I用于双向帧的输入。状态含义有效另一个PCI主设备正在启动一个总线事务。无效事务正处于最后的数据周期或总线空闲。定时有效/无效按PCI局部总线规范 Rev2.3规定。/PCIn_GNT0I/OPCIn仲裁器准许。当仲裁器启用时,它为该PCIn控制器上的输出

17、信号。当仲裁器禁用时,它为输入信号。注意:/PCIn_GNT0是一个点到点的信号。每个主设备都有其自己的准许信号。O用于双向仲裁器准许的输出。状态含义有效PCIn控制器将PCI总线的控制权授予代理0。无效PCIn控制器未将PCI总线的控制权授予代理0。时序有效/无效按PCI局部总线规范 Rev2.3规定。I用于双向仲裁器准许的输入。状态含义有效外部仲裁器准许PCIn控制器控制PCI总线。无效外部仲裁器未准许PCIn控制器控制PCI总线。时序有效/无效按PCI局部总线规范 Rev2.3规定。/PCIn_GNT1:4OPCIn仲裁器准许。当仲裁器启用时,它为该PCIn控制器上的输出信号。注意,/P

18、CIn_GNTn是一个点到点的信号。每个主设备都有其自己的准许信号。状态含义有效PCIn控制器将PCI总线的控制权授予代理n。无效PCIn控制器未将PCI总线的控制权授予代理n。时序有效/无效按PCI局部总线规范 Rev2.3规定。PCI1_IDSELIPCI1初始化设备选择。在代理模式中,用作PCI配置周期期间的片选。在主机模式中,该信号应连到低。状态含义有效PCI1控制器被选中进行参数配置的读写操作。无效PCI1控制器未被选中。时序有效/无效按PCI局部总线规范 Rev2.3规定。/PCI1_INTAOPCI1中断A。状态含义有效PCI1控制器向PCI主机通告中断。无效PCI1控制器当前未

19、通告中断。时序有效/无效按PCI局部总线规范 Rev2.3规定。/PCIn_IRDYI/OPCI发起者就绪。当PCI控制器为PCI传输的发起者时,它就驱动该信号。O用于双向PCI发起者就绪的输出。状态含义有效PCIn控制器作为PCI主设备,可以完成PCI传输的当前数据周期。在写周期,PCIn控制器宣告/PCIn_IRDY有效指明数据已经载PCI163:0中。在读期间,该PCIn控制器宣告/PCIn_IRDY有效,指示它准备好接收数据。无效在作为PCI主设备的该PCIn控制器可以完成当前数据周期之前,PCI目标设备需要等待。在写期间,当无法向目标设备提供有效数据时,该PCIn控制器宣告/PCIn

20、_IRDY无效,插入一个等待周期。在读期间,当无法接受来自目标设备的数据时,该PCIn控制器宣告/PCIn_IRDY无效,插入一个等待周期。时序有效/无效按PCI局部总线规范 Rev2.3规定。I用于双向发起者就绪的输入。状态含义有效另一个PCI主设备可以完成事务的当前数据周期。无效如果/PCIn_FRAME有效,则指示来自另一个主设备的一个等待周期。如果/PCIn_FRAME无效,则指示PCI总线空闲。时序有效/无效按PCI局部总线规范 Rev2.3规定。PCIn_PARI/OPCIn奇偶校验。O用于双向奇偶校验的输出。状态含义有效在地址和数据周期内,PCI_AD31:0和PCI_CBE3:

21、0的奇校验。无效在地址和数据周期内,PCI_AD31:0和PCI_CBE3:0的偶校验。时序有效/无效按PCI局部总线规范 Rev2.3规定。I用于双向奇偶校验的输入。状态含义有效在地址和数据周期内,奇校验由另一个PCI主设备或PCI目标设备驱动。无效在地址和数据周期内,偶校验由另一个PCI主设备或PCI目标设备驱动。定时有效/无效按PCI局部总线规范 Rev2.3规定。PCI1_PAR64I/O高端DWORD奇偶校验。保护数据的高32位和命令/字节允许的高4位的偶校验位。O用于双向高端DWORD奇偶校验的输出。状态含义有效在地址和数据周期内, PCI_AD63:32和PCI_C/BE7:4信

22、号的奇校验。无效在地址和数据周期内,对PCI_AD63:32和PCI_C/BE7:4信号的偶校验。时序有效/无效按PCI局部总线规范 Rev2.3规定。I用于双向高位DWORD奇偶校验的输入。状态含义有效在读数据周期内,奇校验由另一个PCI主设备或PCI目标设备驱动。无效在读数据周期内,偶校验由另一个PCI主设备或PCI目标设备驱动。时序有效/无效按PCI局部总线规范 Rev2.3规定。/PCIn_PERRI/OPCIn奇偶校验错。O用于双向奇偶校验错的输出。状态含义有效作为PCI代理的PCIn控制器检测到一个数据奇偶校验错。(在读时由PCI发起者驱动,在写时由PCI目标设备驱动。)无效无错误

23、。时序有效/无效按PCI局部总线规范 Rev2.3规定。I用于双向奇偶校验错的输入。状态含义有效当该PCIn控制器提供数据时(在写期间该PCIn控制器作为PCI发起者,或在读期间作为PCI目标设备),另一个PCI代理检测到一个奇偶校验错。无效无错误。时序有效/无效按PCI局部总线规范 Rev2.3规定。/PCIn_REQ0I/OPCIn总线请求。当仲裁器启用时,为该PCIn控制器上的输入信号。当仲裁器禁用时,为输出信号。注意,/PCIn_REQ0是一个点到点的信号。每个主设备都有其自己的请求信号。O用于双向总线请求的输出。状态含义有效PCI控制器正在请求控制PCI总线,以执行一个事务。无效PC

24、I控制器不要求使用PCI总线。时序有效/无效按PCI局部总线规范 Rev2.3规定。I用于双向总线请求的输入。状态含义有效代理0正在请求控制PCI总线,以执行一个事务。无效代理0不要求使用PCI总线。时序有效/无效按PCI局部总线规范 Rev2.3规定。/PCI2_REQ1:4IPCIn总线请求。当仲裁器启用时,为该PCIn控制器上的输入信号。注意,/PCIn_REQn是一个点到点的信号。每个主设备都有其自己的请求信号。下面是/PCIn_REQn输入的状态含义。状态含义有效代理n正在请求控制PCI总线,以执行一个事务。无效代理n不要求使用PCI总线。时序有效/无效按PCI局部总线规范 Rev2

25、.3规定。/PCI1_REQ64I/O64位事务请求。指示当前主设备期望使用64位的传输来传输数据。O用于双向64位事务请求的输出。状态含义有效PCI1作为PCI事务的主设备,期望使用所有64位。无效PCI1作为PCI事务的主设备,在服务数据传输时只使用32位的数据总线。在PCI主机模式中,/PCI1_REQ64在/HRESET无效后立即有效(低),并一直保持有效,直到/PCI1_RESET_OUT无效之后的一个PCI时钟周期为止。在PCI代理模式中,如果在/PORESET无效时采样的/PCI1_REQ64为高,将不再使用PCI总线的高阶位(PCI1_AD63:32、PCI1_C/BE7:4和

26、PCI1_PAR64)。时序有效/无效按PCI局部总线规范 Rev2.3规定。I用于双向64位事务请求的输入。状态含义有效PCI事务的主设备正在为事务的数据阶段请求使用完全64位的数据总线。无效PCI事务的主设备在事务的数据阶段期间只使用32位的数据总线。时序有效/无效按PCI局部总线规范 Rev2.3规定。/PCI1_ACK64I/OPCI1应答64位传输。指示当前目标设备在当前事务的数据阶段期间是否支持64位的传输。如果/PCI1_64为0,则不使用该信号。O用于双向64位事务应答的输出。状态含义有效PCI1作为PCI事务的目标设备,可以为事务的数据阶段使用完全64位传输。无效PCI1作为

27、PCI事务的目标设备,在服务数据传输时只可以使用32位的数据总线。时序有效/无效按PCI局部总线规范 Rev2.3规定。I用于双向64位事务应答的输入。状态含义有效PCI事务的目标设备可以为事务的数据阶段使用完全64位的数据总线。无效PCI事务的目标设备在事务的数据阶段期间只可以使用32位的数据总线。时序有效/无效按PCI局部总线规范 Rev2.3规定。/PCIn_RESET_OUTOPCIn复位。仅在主机模式中使用该信号。在代理模式中,该信号应被断开。状态含义有效PCI总线上的设备正处于复位状态。无效PCI总线上的设备正常操作。时序有效/无效按PCI局部总线规范 Rev2.3规定。/PCIn

28、_SERRI/OPCIn系统错误。O用于双向系统错误的输出。状态含义有效检测到地址奇偶校验错、目标设备终止(当该PCIn控制器作为发起者时)、或其他系统错误(结果为灾难性错误)。无效无错误。定时有效/无效按PCI局部总线规范 Rev2.3规定。I用于双向系统错误的输入。状态含义有效某个设备(非本PCIn控制器)已经检测到了一个灾难性错误。无效无错误。时序有效/无效按PCI局部总线规范 Rev2.3规定。/PCIn_STOPI/OPCIn停止。O用于双向停止的输出。状态含义有效作为PCI目标设备的PCIn控制器正在请求发起者停止当前事务。无效当前事务可以继续。时序有效/无效按PCI局部总线规范

29、Rev2.3规定。I用于双向停止的输入。状态含义有效目标设备正在请求作为发起者的该PCI控制器停止当前事务。无效当前事务可以继续。时序有效/无效按PCI局部总线规范 Rev2.3规定。/PCIn_TRDYI/OPCIn目标设备就绪。O用于双向目标设备就绪的输出。状态含义有效作为PCI目标设备的PCIn控制器可以完成PCI事务的当前数据周期。在读期间,该PCIn控制器宣告/PCIn_TRDY有效,指示有效数据已经在PCI_AD31:0上。在写期间,该PCIn控制器宣告/PCIn_TRDY有效,指示它准备好接受数据。无效在作为PCI目标设备的该PCIn控制器可以完成当前数据阶段之前,PCI发起者需

30、要等待。在读期间,当无法向发起者提供有效数据时,该PCIn控制器宣告/PCIn_IRDY无效,插入一个等待周期。在写期间,当无法接受来自发起者的数据时,该PCIn控制器宣告/PCIn_IRDY无效,插入一个等待周期。时序有效/无效按PCI局部总线规范 Rev2.3规定。I用于双向目标设备就绪的输入。状态含义有效另一个PCI目标设备可以完成事务的当前数据阶段。无效一个来自另一个目标设备的等待周期。时序有效/无效按PCI局部总线规范 Rev2.3规定。13.3 内存映射/寄存器定义PCI控制器拥有下列类型的寄存器:l PCI配置访问寄存器。用于从本地总线产生PCI配置访问。这些寄存器如表13-4所

31、列,它们内存映射在本地总线上,并通过IMMR窗口访问。l PCI内存映射寄存器。用于管理接收路径(inbound path)中的错误功能、通用控制和状态和地址变换控制。这些寄存器如表13-5所列。PCI主设备通过PIMMR内向(inbound)窗口可以访问它们。注意,表13-5未列出发送(outbound)地址变换寄存器,这些寄存器包括在I/O定序器(IOS)内存映射寄存器中。更多信息参见第十一章“定序器”。l PCI配置空间寄存器。由PCI规范定义。PCI主设备使用配置访问寄存器访问这些寄存器。节“PCI配置空间寄存器”对此进行了说明。表13-4 PCI配置访问寄存器偏移使用访问节/页PCI

32、1配置访问寄存器0x8300PCI1_CONFIG_ADDRESSW.1/13-160x8304PCI1_CONFIG_DATAR/W.2/13-160x8308PCI1_INT_ACKR.3/13-16PCI2配置访问寄存器0x8380PCI2_CONFIG_ADDRESSW.1/13-160x8384PCI2_CONFIG_DATAR/W.2/13-160x8388PCI2_INT_ACKR.3/13-16Sequencer(IOS)(11章)定续器表13-5 PCI内存映射寄存器偏移使用访问节/页PCI1错误管理寄存器0x8500PCI错误状态寄存器(PCI_ESR)R/写入1清除.1/

33、13-160x8504PCI错误捕获禁止寄存器(PCI_ECDR)R/W.2/13-160x8508PCI错误允许寄存器(PCI_EER)R/W.3/13-160x850CPCI错误属性捕获寄存器(PCI_EATCR)R/W.4/13-160x8510PCI错误地址捕获寄存器(PCI_EACR)R.5/13-160x8514PCI错误扩展的地址捕获寄存器(PCI_EEACR)R.6/13-160x8518PCI错误数据低捕获寄存器(PCI_EDLCR)R/W.7/13-160x851CPCI错误数据高捕获寄存器(PCI_EDHCR)R/W.4/13-16PCI1控制和状态寄存器0x8520PC

34、I通用控制寄存器(PCI_GCR)R/W.9/13-160x8524PCI错误控制寄存器(PCI_ECR)R/W13.3.2.10/13-160x8528PCI通用状态寄存器(PCI_GSR)R.11/13-16PCI1接收ATU寄存器0x8538PCI内向转换地址寄存器2(PITAR2)R/W.12/13-160x853C保留0x8540PCI内向基址寄存器2(PIBAR2)R/W.13/13-160x8544PCI内向扩展的基址寄存器2(PIEBAR2)R/W.14/13-160x8548PCI内向窗口属性寄存器2(PIWAR2)R/W.15/13-160x8550PCI内向转换地址寄存器

35、1(PITAR1)R/W.12/13-160x8554保留0x8558PCI内向基址寄存器1(PIBAR1)R/W.13/13-160x855CPCI内向扩展的基址寄存器1(PIEBAR1)R/W.14/13-160x8560PCI内向窗口属性寄存器1(PIWAR1)R/W.15/13-160x8568PCI内向转换地址寄存器0(PITAR0)R/W.12/13-160x856C保留0x8570PCI内向基址寄存器0(PIBAR0)R/W.13/13-160x8578PCI内向窗口属性寄存器0(PIWAR0)R/W.15/13-160x857C0x85FF保留PCI2内存映射寄存器0x8600

36、-0x86FFPCI2内存映射寄存器注意:PCI2接口的内存映射寄存器与所介绍的从0x8500到0x85FF的PCI1的内存映射寄存器相同,只是偏移不同,从0x8600到0x86FF。13.3.1 PCI配置访问寄存器本节介绍用于允许本地总线主设备访问PCI配置空间、以及在PCI总线上产生特殊周期或中断应答事务的寄存器。特例提供了对PCI控制器内部PCI配置寄存器的访问。13.3.1.1 PCI_CONFIG_ADDRESS图13-3显示了PCI_CONFIG_ADDRESS寄存器的字段。图13-3 PCI_CONFIG_ADDRESS寄存器PCI_CONFIG_ADDRESS寄存器包含从本地

37、总线访问PCI配置空间的地址。必须先设定该寄存器,然后访问PCI_CONFIG_DATA执行事务。只允许32位的访问。如果EN1、BN0且DN0,那么访问的是内部PCI配置寄存器,所以不在PCI总线上产生事务。如果EN1、BN0、DN31、FN7且RN0,写PCI_CONFIG_DATA则产生一个特殊周期事务,读PCI_CONFIG_DATA则产生一个中断应答事务。表13-6显示了PCI_CONFIG_ADDRESS寄存器的位设置。表13-6 PCI_CONFIG_ADDRESS字段说明位名字说明31EN允许配置事务。确定要产生的事务类型。0 访问CONFIG_DATA寄存器时将不产生配置事务

38、。这样的访问将作为I/O事务穿过,到达PCI总线。因为通常不希望这样,所以当EN位为0时,用户不应访问CONFIG_DATA。1 访问CONFIG_DATA寄存器时将产生配置事务。3024保留2316BN总线号。指定将配置事务定向到哪个总线段。如果该字段为0,则产生类型0的配置事务,否则产生类型1的配置事务。1511DN设备号。指定将配置事务定向到哪个设备。对于类型0的配置事务,根据下列值,为地址周期将该字段译码为某个PCI1_IDSEL信号。对于类型1的配置事务,地址周期内直接使用该字段。值 驱动为高的AD信号01010 3101011 1101100 1201101 1301110 140

39、1111 1510000 1610001 1710010 1810011 1910100 2010101 2110110 2210111 2311000 2411001 2511010 2611011 2711100 2811101 2911110 3011111 特殊周期/中断应答00000 内部访问其他 保留108FN功能号。指定将配置事务定向到多功能设备的哪个功能。在配置事务的地址阶段中直接使用该字段。72RN寄存器号。指定要访问的PCI配置空间中寄存器。10保留13.3.1.2 PCI_CONFIG_DATA如果PCI_CONFIG_ADDRESSEN置位,对PCI_CONFIG_DA

40、TA的访问通常产生PCI配置事务。在PCI_CONFIG_ADDRESSEN的说明中包含某些例外。可以用8、16或32位访问该寄存器,与配置事务确定的寄存器的宽度有关。图13-4显示了PCI_CONFIG_DATA寄存器的字段。图13-4 PCI_CONFIG_DATA表13-7显示了PCI_CONFIG_DAT寄存器的位设置。表13-7 PCI_CONFIG_DATA字段说明位名字说明310CFG_DATA配置数据。该字段包含在PCI配置事务上传输的数据。13.3.1.3 PCI中断应答寄存器(PCI_INT_ACK)读该寄存器在PCI总线上产生一个中断应答事务。读取的值未定义。13.3.2

41、 PCI内存映射的控制和状态寄存器本节介绍控制和状态寄存器。13.3.2.1 PCI错误状态寄存器(PCI_ESR PCI Error Status Register)PCI错误状态寄存器(PCI_ESR)包括PCI控制器捕获的各种错误类型情况的状态位。当捕获了某种错误置位对应的错误状态位。PCI_ESR是一个“写1即清除”类型的寄存器。只要写该寄存器、且对应位的位置上的数据为1,就清除位。图13-5显示了PCI_ESR的字段。图13-5 PCI错误状态寄存器(PCI_ESR)表13-8显示了PCI_ESR寄存器的位设置。表13-8 PCI_ESR字段说明位名字说明0MERR多个错误。如果该寄

42、存器的任何其他位为1且又出现了相同的错误类型,就置位该位。120保留21APAR地址奇偶校验错。当在非本PCI控制器的设备所启动的PCI访问上出现地址奇偶校验错时置位。22PCISERRPCI系统错。当在/PCI_SERR输入信号有效时置位。关于/PCI_SERR的更多信息参见表13-3。23MPERR主设备奇偶校验错。当在本PCI控制器启动的写访问上/PCI_PERR输入信号有效时或本PCI控制器在其启动的读访问上检测到数据奇偶校验错误时置位。24TPERR目标设备奇偶校验错。当本PCI控制器为事务的目标设备,且在读访问上/PCI_PERR输入信号有效或在写访问上本PCI控制器检测到数据奇偶

43、校验错误时置位。25NORSP无响应。当没有对本PCI控制器在PCI总线上启动的事务响应时置位(无/PCIn_DEVSEL有效)。26TABT目标设备中止。当本PCI控制器启动的事务出现PCI目标设备中止时置位。2731保留13.3.2.2 PCI错误捕获禁止寄存器(PCI_ECDR PCI Error Capture Disable Register)PCI_ECDR包括的字段用于控制对引起错误的事务的捕获。每一位对应于PCI错误状态寄存器(PCI_ESR)报告的一种错误情况。注意,由于PCI只捕获第一个错误,所以禁止捕获某些错误类型可以允许更清楚地知道某些严重错误。l 1不捕获引起错误的事

44、务。l 0捕获引起错误的事务。图13-6显示了PCI_ECDR的字段。图13-6 PCI错误捕获禁止寄存器(PCI_ECDR)表13-9显示了PCI_ECDR寄存器的位设置。表13-9 PCI_ECDR字段说明位名字说明020保留21APAR地址奇偶校验错。禁止捕获地址奇偶校验错。22PCISERRPCI系统错。禁止捕获接收的/PCI_SERR错。23MPERR主设备奇偶校验错。禁止捕获主设备的/PCI_PERR错。24TPERR目标设备奇偶校验错。禁止捕获目标设备的/PCI_PERR错。25NORSP无响应。禁止捕获主设备中止错。26TABT目标设备中止。禁止捕获目标设备中止错。2731保留

45、13.3.2.3 PCI错误允许寄存器(PCI_EER PCI Error Enable Register)PCI_EER包括的字段用于允许PCI错误状态寄存器(PCI_ESR)报告错误情况时的中断有效。l 1允许中断。l 0禁止中断。图13-7显示了PCI_EER的字段。图13-7 PCI错误允许寄存器(PCI_EER)表13-10显示了PCI_EER寄存器的位设置。表13-10 PCI_EER字段说明位名字说明020保留21APAR地址奇偶校验错。当PCI_ESR的对应位为1时产生一个中断。22PCISERRPCI系统错。当PCI_ESR的对应位为1时产生一个中断。23MPERR主设备奇偶

46、校验错。当PCI_ESR的对应位为1时产生一个中断。24TPERR目标设备奇偶校验错。当PCI_ESR的对应位为1时产生一个中断。25NORSP无响应。当PCI_ESR的对应位为1时产生一个中断。26TABT目标设备中止。当PCI_ESR的对应位为1时产生一个中断。2731保留13.3.2.4 PCI错误属性捕获寄存器(PCI_EATCR PCI Error Attributes Capture Register)PCI_EATCR包括的字段用于存储与捕获的第一个PCI错误相关的信息。图13-8显示了PCI_EATCR的字段。图13-8 PCI错误属性捕获寄存器(PCI_EATCR)表13-1

47、1显示了PCI_EATCR寄存器的位设置。表13-11 PCI_EATCR字段说明位名字说明0保留13ERRTYPE第一个错误的类型。该字段用于指示捕获的第一个PCI错误的类型。000 地址奇偶校验错001 写数据奇偶校验错010 读数据奇偶校验错011 主设备中止100 目标设备中止101 收到了系统错误指示110 读时收到了奇偶校验错指示111 写时收到了奇偶校验错指示47BN拍号。该字段提供出现数据奇偶校验错时的数据拍号。该字段未定义其他错误类型的值。拍值如下所述:0000 第1拍0001 第2拍0010 第3拍0011 第4拍0100 第5拍0101 第6拍0110 第7拍0111 第

48、8拍1000 第9拍或之后(事务超过了一个cache行)其他 保留89保留1011TS事务大小。以双字(8个字节)为单位指示事务的大小。如果事务跨越了一个cache行边界,则该字段指示出现错误的cache行中的实际的双字数。仅当PCI控制器为事务的主设备时,该字段才有效。00 4个双字01 1个双字10 2个双字11 3个双字1215ES错误源。该字段指示PCI事务的源。0000 外部主设备0101 DMA其他 保留1619CMDPCI命令。包括事务PCI_CBE3:0的PCI命令。2023HBEPCI高字节允许。包括数据字的PCI高字节允许。2427BEPCI字节允许。包括数据字的PCI低字

49、节允许PCI_CBE3:0。28保留29HPE高奇偶校验位。包括数据字的高PCI奇偶校验位。30PB奇偶校验位。包括捕获的数据字的低PCI奇偶校验位。31VI错误信息正确。该位指示该寄存器、PCI_EACR、PCI_EEACR、PCI_EDHCR和PCI_EDLCR中捕获的错误信息正确。0 无正确的错误信息1 错误信息正确13.3.2.5 PCI错误地址捕获寄存器(PCI_EACR PCI Error Address Capture Register)PCI_EACR包括的字段用于存储与捕获的第一个PCI错误相关的地址的低位部分。图13-9显示了PCI_EACR的字段。图13-9 PCI错误地

50、址捕获寄存器(PCI_EACR)表13-12显示了PCI_EACR寄存器的位设置。表13-12 PCI_EACR字段说明位名字说明031PCI_EAPCI错误地址。包括与第一个检测到的错误相关的地址的低位部分。只读13.3.2.6 PCI错误扩展地址捕获寄存器(PCI_EEACR PCI Error Extended Address Capture Register)PCI_EEACR包括的字段用于存储与捕获的第一个PCI错误相关的地址的高位部分。图13-10显示了PCI_EEACR的字段。图13-10 PCI错误扩展的地址捕获寄存器(PCI_EEACR)表13-13显示了PCI_EEACR寄存器的位设置。表13-13 PCI_EEACR字段说明位名字说明031PCI_EEAPCI错误扩展地址。包括与第一个检测到

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论