简易公用电话计时器

1、电子课程设计简易公用电话计时器学院：电子信息工程学院专业：电气081502姓名：渠爱霞学号：200815010218指导教师：闫晓梅2010年12月25日一、设计任务与要求2二总体框图2三、选择器件3四、功能模块14五、总体设计电路图19六、设计心得与体会20简易公用电话计时器一、设计任务与要求简易电话计时器是采用数字电路实现“分”和“秒”数字显示的计时装置。本次设计主要有石英晶体震荡电路，分频器，计数器，译码显示器和报警电路。要求利用中、小规模集成电路设计、接线和调试一台简易电话计时器电路，具体要求如下：1、每一秒钟计时一次。2、具有手动复位功能。3、每一分钟报警一次。4、要求用石英晶体产生

2、脉冲信号，然后分频得到1HZ的时钟信号。二、总体框图石英晶体震荡电路分频器秒计时器分计时器报警电路译码显示器 图1 总体框图1.石英晶体震荡电路：用石英晶体产生整个设计的脉冲信号。2.分频器：分频得到计时器需要的1HZ时钟信号。3.秒计时器：由两片74LS160构成的60进制计数器。4.分计时器：由两片74LS160构成的100进制计数器。5.报警电路：每一分钟报警一次。由发光二极管的点亮条件设计电路。三、选择器件1、74LS160（本实验需要4片） 74LS160为十进制同步加法计数器，它具有数据输入端A,B,C,D,同步置数端LOAD,异步清零端CLR和计数控制端ENT和ENP,为方便级联

3、，设置了进位输出端RCO. （a）逻辑符号 （b）逻辑框图图2 逻辑符号与逻辑框图 逻辑功能表如下： 表1 74LS160功能表CPEP ET工作状态×0×× ×置零10× ×预置数×110 1保持×11× 0保持（但C=0）111 1计数其内部原理图如下图所示： 图3 内部原理图逻辑功能描述如下：由逻辑图与功能表知，在CT74LS160中LD为预置数控制端，D0-D3为数据输入端，C为进位输出端，RD为异步置零端，Q0-Q3位数据输出端，EP和ET为工作状态控制端。当RC=0时所有触发器将同时被置零，而

4、且置零操作不受其他输入端状态的影响。当RC=1、LD=0时，电路工作在预置数状态。这时门G16-G19的输出始终是1，所以FF0-FF1输入端J、K的状态由D0-D3的状态决定。当RC=LD=1而EP=0、ET=1时，由于这时门G16-G19的输出均为0，亦即FF0-FF3均处在J=K=0的状态，所以CP信号到达时它们保持原来的状态不变。同时C的状态也得到保持。如果ET=0、则EP不论为何状态，计数器的状态也保持不变，但这时进位输出C等于0。当RC=LD=EP=ET=1时，电路工作在计数状态。从电路的0000状态开始连续输入16个计数脉冲时，电路将从1111的状态返回0000的状态，C端从高电

5、平跳变至低电平。利用C端输出的高电平或下降沿作为进位输出信号。2、74LS00（本实验需要3片）74LS00是四组二输入端的与非门图（a）逻辑框图 图（b）逻辑符号 图4 逻辑框图与逻辑符号 逻辑功能表如下图 表2 74LS00功能表 与非门图形符号 图5 图形符号逻辑函数式Y=逻辑功能描述如下： 其中A、B为输入端，Y为输出端。 当输入端A=0，B=0时，输出端Y为高电平，即Y=1； 当输入端A=0，B=1时，输出端Y为高电平，即Y=1； 当输入端A=1，B=0时，输出端Y为高电平，即Y=1； 当输入端A=1，B=1时，输出端Y为低电平，即Y=0； 即两个输入端A、B的输入电平只要有一个是低

6、电平0，输出端Y就为高电平1；只有A、B两个输入端的电平同时为1时，输出端Y才为低电平0。3、74LS08（本实验需要2片）74LS0874LS08是四组二输入端的与门。 图（a）逻辑框图 图（b）逻辑符号图6 逻辑框图与逻辑符号 其逻辑功能表如下： 表3 74LS08的功能表1A1B1Y2A2B2Y3A3B3Y4A4B4Y000000000000010010010010100100100100111111111111其逻辑功能描述如下： 当两个输入端A=0，B=0时，输出端Y为低电平0，即Y=0； 当两个输入端A=0，B=1时，输出端Y为低电平0，即Y=0； 当两个输入端A=1，B=0时，输

7、出端Y为低电平0，即Y=0； 两个输入端A=1，B=1时，输出端Y为低电平1，即Y=1； 即只要两个输入端A、B的输入电平有一个是低电平0，输出端Y即为低电平0。只有A、B的输入电平全为1，输出端Y才为高电平1。4、74LS04（本实验需要3片） 74LS04是六组TTL构成的非门 图（a）逻辑框图 图（b）逻辑符号图7 逻辑框图与逻辑符号 逻辑功能表如下： 表4 74LS04功能表非门图形符号： 图8 图形符号逻辑函数式Y= 逻辑功能描述如下：当输入端为低电平0时，输出端为高电平1；当输入端为低电平1时，输出端为高电平0；即输出端的电平与输入端的电平总是相反的。5、LED（本实验需要4个）

8、LED是发光二极管Light Emitting Diode的英文缩写。LED显示屏是由发光二极管排列组成的一显示器件。它采用低电压扫描驱动，具有：耗电少、使用寿命长、成本低、亮度高、故障少、视角大、可视距离远、规格品种全等特点。目前LED显示屏作为新一代的信息传播媒体，已经成为城市信息现代化建设的标志。下图为共阴管和共阳管的电路以及共阳LED七段数码管外引线排列： 图9 共阴管和共阳管以及七段数码管一个LED数码管可用来显示一位09十进制数和一个小数点。小型数码管（0.5吋和0.36吋）每段发光二极管的正向压降，随显示光（通常为红、绿、黄、橙色）颜色不同略有差别，通常约为2-2.5V，每个发光

9、二极管的点亮电流在5-10mA。LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，有些译码器不但要完成译码功能，还带有驱动电路，以驱动数码管工作。BCD码七段译码驱动器有共阳和共阴两类。型号有74LS47（共阳）、74LS48（共阴）、CC4511（共阴）等。下图为BCD码七段显示译码器功能表。表5 BCD码七段显示译码器功能表 本实验采用的为DCD_HEX，管脚1 2 3 4分别接输出端的、，图形显示如下图所示： 图10 外形图6、异步二进制计数器CD4040数字集成电路CD4040的逻辑功能是：12位二进制串行计数器/分频器4040逻辑符号图11 逻辑符号 CD4040

10、功能表 表6 CD4040功能表输入输出LCOUNTH0CD4040管脚图图12 CD4040管脚图7、JK触发器74LS73：逻辑符号如下图图13 逻辑符号功能表表7 74LS73功能表8、石英晶体振荡电路9、发光二极管（本实验需要1个） 用于显示报警电路。10、电阻若干个11、直流稳压电源（本实验需要1个） 采用5V的只留稳压电源。12、数字电子技术试验箱 用于搭接硬件，从而验证试验结果四、功能模块1、秒脉冲发生器图14 秒脉冲发生器由于f=32768Hz频率比较高，为了得到低频信号且又能满足定时要求的脉冲，可采用CD4040二进制计数器/分频器进行分频。CD4040是由12个T型触发器组

11、成的串行二进制计数器/分频器。在串联3个JK触发器。复位端高电平有效，2个输入端，一个是时钟CP，一个是复位清零端，有12个分频输出端Q1-Q12,最大分频系数为214=4096。n位二进制计数器的最高位输出信号的频率fn 与计数器脉冲频率fcp的关系为fn=fcp/2n 。现选择12位异步二进制计数器CD4040，则CD4040计数器最高位输出频率为 f12=f0=fcp/212=8Hz 电路如图，CR为清零端。利用Multism2001的仿真结果如下图所示:图15 f=32.768khz图16 f=8hz 图17 f=1hz2、计数译码显示秒计时电路图所示为用两片74LS160构成的六十进

12、制计数器，其中一片74LS160用预置数法接成六进制计数器，然后两片异步方式串联连接，实现个位十进制，十位六进制的功能。可以作为秒的计数单元。当计数到59时，再来一个脉冲变成00，然后再重新开始计数。图18 秒计时电路(2)分计时电路图所示为74LS160采用异步方式级联成一百进制计数器，可以作为分的计数单元。因为第一片74LS160的进位信号RCO在计数值为1001时跳到高电平，在下个CP到来时，计数值跳到0000时再跳回低电平，产生下降沿，所以RCO须通过与非门连接到高位的时钟CP，以满足第二片74LS160上升沿时钟的要求图19 分计时电路3复位电路利用开关控制清零端CLR，当开关闭合时

13、，为高电平；当开关断开时，为低电平，CLR有效，输出为零，及译码管显示零。图20 复位电路4报警电路当三极管的b端为高电平时，三极管饱和导通，发光二极管通电报警。图21 报警电路 图22 实现报警电路五、总体设计电路图利用六十进制计数器来实现每一分钟计时一次，并且来控制每一分钟报警一次，报警电路是由发光二极管构成的。用一百进制计数器是为了实现分钟的计时。用石英晶体产生脉冲信号，然后CD4040和三个JK触发器来实现二的十四次方的分频，使输出为1HZ。 图23 总体电路图六、课程设计体会 在此次简易公用电话计时器设计过程中,我更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。 尤其是在连接一百进制,六十进制的进位的接法中,更要求熟悉逻辑电路及其芯片各引脚的功能,那么在电路出错时便能准确地找出错误所在并及时纠正了。在设计电路中,往往是先仿真后连接实物图，在仿真时我深刻的体会到理论与实践的差距，记得第一次连接计数译码显示电路时，秒显示器变到五十八秒时分显示器就变成了一分钟，我仔细查电路，发现一点错都没有，后来才知道是因为延迟的影响，改正后终于做对了，这个失误就是由于没有在意到理论与实践的不同。在连接实物图时,我会发现有时仿真和电路连接并不是完全一致的,例如仿真的连接示意图中,往往没有接高电平的16脚或14脚以及接低电平的7脚或8脚,因此在实际的电路