实验2 四位加法计数器设计

1、含异步清含异步清0 0和同步时钟使能的和同步时钟使能的加法计数器（设计）实验加法计数器（设计）实验(1) (1) 实验目的：实验目的：学习计数器的设计、仿真学习计数器的设计、仿真和硬件测试，进一步熟悉和硬件测试，进一步熟悉VHDLVHDL设计技术。设计技术。(2)(2)实验原理：实验原理：如图是一含计数使能、异步如图是一含计数使能、异步复位和计数值并行预置功能的加法计数器复位和计数值并行预置功能的加法计数器，下例是其，下例是其VHDLVHDL描述。由图所示，图中间描述。由图所示，图中间是是4 4位锁存器；位锁存器；rstrst是异步清信号，高电平是异步清信号，高电平有效；有效；clkclk是锁

2、存信号；是锁存信号；D3D3：00是是4 4位数据位数据输入端。当输入端。当ENAENA为为11时，多路选择器将时，多路选择器将加加1 1器的输出值加载于锁存器的数据端；当器的输出值加载于锁存器的数据端；当ENAENA为为00时将时将“0000”0000”加载于锁存器。加载于锁存器。4位加法器（加位加法器（加1器）器）多路选择器多路选择器4位锁存器位锁存器含计数使能、异步复位和含计数使能、异步复位和计数值并行预置功能计数值并行预置功能4位加法计数器位加法计数器（3）实验内容）实验内容1：在在QUARTUSII上对下例进上对下例进行编辑、编译、综合、适配、仿真。说明例行编辑、编译、综合、适配、仿

3、真。说明例句中各语句的作用，详细描述示例的功能特句中各语句的作用，详细描述示例的功能特点，给出其所有信号的时序仿真波形点，给出其所有信号的时序仿真波形。【例例】LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CNT4B ISPORT (CLK : IN STD_LOGIC; RST : IN STD_LOGIC; ENA : IN STD_LOGIC; OUTY : OUT STD_LOGIC_VECTOR(3 DOWNTO 0); COUT : OUT STD_LOGIC ); E

4、ND CNT4B;ARCHITECTURE behav OF CNT4B IS SIGNAL CQI : STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINP_REG: PROCESS(CLK, RST, ENA) BEGINIF RST = 1 THEN CQI = 0000; ELSIF CLKEVENT AND CLK = 1 THEN IF ENA = 1 THEN CQI = CQI + 1; ELSE CQI = 0000; END IF; END IF; OUTY = CQI ; END PROCESS P_REG ; COUT = CQI(0) AND CQI

5、(1) AND CQI(2) AND CQI(3); -进位输出进位输出END behav;（4 4）实验内容）实验内容2 2： 引脚锁定以及硬件下载测试引脚锁定以及硬件下载测试若目标器件是若目标器件是EPM7128SLC84-15(MAX7000SEPM7128SLC84-15(MAX7000S系列系列) )，建议选实验电路模式，建议选实验电路模式5 5，用键，用键8 8（PIO7PIO7）控制）控制RSTRST；用键；用键7 7（PIO6PIO6）控制）控制ENAENA；计数溢出计数溢出COUTCOUT接发光管接发光管D8D8（PIO15PIO15）；）；OUTYOUTY是计数输出，接数码

6、是计数输出，接数码1 1（PIO19-PIO16PIO19-PIO16，低，低位靠右）；时钟位靠右）；时钟CLKCLK接接clock0clock0，通过跳线选，通过跳线选择择4Hz4Hz信号。引脚锁定后进行编译、下载和信号。引脚锁定后进行编译、下载和硬件测试实验。将实验过程和实验结果写硬件测试实验。将实验过程和实验结果写进实验报告。进实验报告。（5 5）附加内容：）附加内容：分析说明本章例分析说明本章例5-165-16的工的工作原理和语句功能，并按照以上的实验要作原理和语句功能，并按照以上的实验要求对例求对例5-165-16进行编译、下载和硬件测试。进行编译、下载和硬件测试。6 6）思考题）思

7、考题1 1：在例在例5-165-16中是否可以不定义信中是否可以不定义信号号 Q Q，而直接用输出端口信号完成加法运算，而直接用输出端口信号完成加法运算，即，即 ： DOUT = DOUT + 1 DOUT = DOUT + 1 ？ 为什么？为什么？（7 7）实验报告：）实验报告：将实验原理、设计过将实验原理、设计过程、编译仿真波形和分析结果、硬件测程、编译仿真波形和分析结果、硬件测试实验结果写进实验报告。试实验结果写进实验报告。选择模式选择模式5选择选择Clock0作时钟作时钟输入频率选择输入频率选择4Hz定义键定义键1控制清控制清0定义键定义键2控制使能控制使能定义数码管定义数码管2/1显

8、示显示8位计数输出位计数输出定义定义LED1显示进位显示进位其余作默认设置其余作默认设置万能接插口与结构图信号万能接插口与结构图信号/与芯片引脚对照表与芯片引脚对照表 结构图上的信号名结构图上的信号名EPM7128S-PL84/EPM7160S-PL84引脚号引脚号引脚名称引脚名称PIO04I/O0PIO15I/O1PIO26I/O2PIO38I/O3PIO49I/O4PIO510I/O5PIO611I/O6PIO712I/O7PIO815I/O8PIO916I/O9PIO1017I/O10PIO1118I/O11PIO1220I/O12PIO1321I/O13PIO1422I/O14PIO1

9、524I/O15PIO1625I/O16PIO1727I/O17PIO1828I/O18PIO1929I/O19PIO2030I/O20PIO2131I/O21PIO2233I/O22PIO2334I/O23PIO2435I/O24PIO2536I/O25PIO2637I/O26PIO2739I/O27PIO2840I/O28PIO2941I/O29PIO3044I/O30PIO3145I/O31PIO3246I/O32PIO3348I/O33PIO3449I/O34PIO3550I/O35PIO3651I/O36PIO3752I/O37PIO3854I/O38PIO3955I/O39PIO4056I/O40PIO4157I/O41PIO4258I/O42PIO4360I/O43PIO4461I/O44PIO4563I/O45PIO4664I/O46PIO4765I/O47PIO4867I/O48PIO4968I/O49SPKER81I/O50 结构图上的信号名结构图上的信号名EPM7128S-PL84EP