基于FPGA的FSK调制解器器设计

1、长春理工大学毕业设计摘要以往的移频键控调制解调器采用“固定功能集成电路+连线”方式设计，集成块多，连线复杂，容易出错，且体积较大。为解决上述问题，本文在EDA技术开发平台MAX+plus II上设计实现了一种新型的2FSK信号调制解调器,利用m序列的随机性和确定性来产生输入基带信号,用分频器把时钟信号分频成两个不同频率的信号。详细介绍了基于FPGA的2FSK信号发生器的设计方法,提供了VHDL源代码在MAX+plus II环境下的仿真结果。本设计采用的是Lattice公司的 FPGA 芯片，它有效地缩小了系统的体积，降低了成本，且电路简洁，增加了系统的可靠性。由于所用的器件在信号处理过程中有一

2、定的延迟，所以不可避免的出现信号失真。这在实际应用中也是不可避免的。采用更好的调制解调方法和改进器件的信号处理速度可以使信号延迟得到改善。关键字：现场可编程门阵列 移频键控 调制解调器 可移植性AbstractThe method of integrated circuits of fixed function with lines had been adopted, but there are many integrated units, cmplicated lines, large volume in this system ,which makes errors easily. To

3、resolve the problem, I design and achieve a new FSK modem based on EDA technology development platforms of MAX+plus II,and use pseu-do-random sequence to generate the importation of base-band signal,with crossover frequency of the clock signal into two different frequency signals.Provided details on

4、 the FPGA-based FSK signal generator design and simulation results with VHDL source code provided in the MAX+plus II environment. Because those devices used in the system always delay during the signal processing process, it is inevitable that the signal would be distortion. It is also inevitable in

5、 the practical application. In order to improve the system, using better modulation methods and improving the signal processing speed of the devices are helpful.Keywords: FPGA FSK Modem Portability目录第一章 绪 论11.1 课题背景及本文研究意义11.2 FSK应用现状411.2.1蓝牙(Bluetooth)通信设备11.2.2医学植入微电子器件11.2.3低速调制解调器511.2.4铁路信号控制系

6、统中的移频自动闭塞系统611.2.5便携式消费电子11.3 本文内容1第二章 FPGA的设计基础12.1 FPGA简介12.2 EDA设计平台选择12.2.1 设计输入12.2.2 项目编译12.2.3 项目校验12.2.4 器件编程12.3硬件描述语言的选择1第三章 系统方案设计13.1系统的性能指标13.2系统实现原理13.3 2FSK若干种调制方式比较13.3.1用小逻辑器件实现13.3.2 用2ASK的调制方案来实现2FSK调制13.3.3 用可编程逻辑器件设计2FSK调制器13.3.4 几种方案的性能比较13.4 调制系统的设计13.5 解调系统的设计1第四章 软件设计及仿真14.1

7、 2FSK调制程序及仿真图14.1.1 2FSK调制VHDL程序14.1.2 2FSK调制仿真图及注释14.2 2FSK解调程序及仿真图14.2.1 2FSK解调VHDL程序14.2.2 2FSK解调仿真图及注释1第五章 总结1致谢1参考文献131第一章 绪 论本章阐述通信系统中数字信号传输研究背景、FSK应用现状、本文研究意义以及本文的主要工作，明确指出了当今通信系统所面临的问题以及数字通信系统的若干优点，数字通信传输的发展方向和发展前景。 1.1 课题背景及本文研究意义背景：通信按照传统的理解就是信息的传输与交换，其中信息可以用标记、符号、声音或图像来表示。在当今社会，通信与传感、计算机技

8、术紧密结合,成为整个社会的“高级神经中枢”。没有通信，人类社会将不可以想象的。一般来说，整个社会的生产力水平要求与之相适应。如果整个社会的通信水平跟不上，社会成员之间的合作程度也会受到影响，社会生产力的发展也必然最终受到限制。电通信的历史并不长,至今不过只有160年的时间。一般把1838年有线电报的发明作为开始使用电通信的标志,但那时的通信距离只有70km。1876年发明的有线电话被称为是现代通信的开端。1878年世界上的第一个人工交换局只有21个用户。无线电报于1896年实现,它开创了无线电通信发展的道路。1906年电子管的发明迅速提高了无线通信及有线通信的水平。伴随着通信技术的发展,通信科

9、学在20世纪30年代起获得了突破性的进展,先后形成了脉冲编码原理、信息论、通信统计理论等重要理论体系。1934年美国学者李佛西提出脉冲编码调制(PCM)的概念，从此之后通信数字化的时代应该说已经开始了，而50年代以来，由于晶体管和集成电路的问世，不仅模拟通信获得高速发展，而且促成了具有广阔前景的数字通信的形成。在通信种类上，相继出现了脉码通信、微波通信、卫星通信、光纤通信、计算机通信等。特别是通讯技术与计算机技术的结合,正在以前所未有的力度促进通信网、计算机网和综合业务网的发展。总之，在这些因素的带动下，数字通信高速发展了起来1。随着时代的发展，用户不再满足于听到声音，而且还要看到图像；通信终

10、端也不局限于单一的电话机，而且还有传真机和计算机等数据终端。现有的传输媒介电缆、微波中继和卫星通信等将更多地采用数字传输。而这些系统都使用到了数字调制技术。而且从电子时代初期开始，随着技术的不断发展，本地通讯与全球通讯的之间壁垒被打破，从而导致我们世界变得越来越小，人们分享知识和信息也更加容易。贝尔和马可尼可谓通讯事业的鼻祖，他们所完成的开拓性工作不仅为现代信息时代奠定了基础，而且为未来电讯发展铺平了道路。而且，通信事业正蓬勃发展，有广阔的情景。可见，通信已与我们的生活密不可分。通信传输的方式有多种多样。传统的本地通讯借助于电线传输，因为这既省钱又可保证信息可靠传送。而长途通讯则需要通过无线电

11、波传送信息。无线电通信在现代通信中占有及其重要的地位，被广泛应用于商业、气象、运输、民用等领域。例如,蓝牙技术,它可在世界上的任何地方实现短距离的无线语音和数据通信2。无线电以电磁波的形式在空间中传播的，为了延长传输距离，减少噪声干扰，提高信道利用率以及保护信号接受质量，发射信号采用不同的调制体制并在不同的信道上传送。这就不仅在系统硬件设备方面有所浪费，而且从传送信息的准确性考虑，由于气象条件、高大建筑物以及其他各种各样的电磁干扰，往往所采取的措施并不能保证了信息传送的确定性。随着现代科学技术的发展,目前使用的最为广泛的是电通信方式,即电信号携带所需要传递的消息,然后经过电信道进行,达到通信的

12、目的。之所以使用电通信方式是因为这种方式能使消息几乎在任意的通信距离上实现迅速而有准确的传递。因此，如今所说的“通信”这一术语一般就是指电通信。各种消息在转换成电信号的时候，消息与电信号之间必须建立单一的对应关系，否则接收端就无法得到原来的消息。通常，消息被载荷在电信号的一个参量上，如果电信号的该参量携带着离散消息，则该参量必将是离散取值。这样的信号就称为数字信号。如果电信号的参量连续取值，则这样的信号就称为模拟信号2。点对点之间建立的通信系统是通信的最基本形式,其模型可用图1.1表示3。图1.1通信系统的一般原理图意义：以往的移频键控调制解调器采用“固定功能集成电路+连线”方式设计，集成块多

13、，连线复杂，容易出错，且体积较大。为解决上述问题，本文介绍了一种基于现场可编程门阵列FPGA芯片来设计移频键控FSK调制解调器的基本方法，用VHDL语言来描述硬件的行为硬件不同时描述的方式就不一样，每一款芯片都有其独特的设计，我们在编写程序的时候要严格根据硬件的物理构成来编写对应的程序，使其完成我们所预想的功能。1.2 FSK应用现状4频移键控(FSK)调制解调方式的应用比较广泛，尤其是在数据率较低、数据量比较小、短距离传输的无线通信领域。目前，针对FSK信号在这些领域的应用，国内外己经有大量的研究成果。1.2.1蓝牙(Bluetooth)通信设备 蓝牙(Bluetooth)是应用FSK调制解

14、调的一个重要领域之一。蓝牙可替代短距离线缆，实现在移动电话、便携式电脑和其他电子装置间的无缝线连接。它具有成本低、功耗低、体积小的特点。蓝牙技术的目标是用无线技术连接所有的移动电子设备，进而形成一种个人身边网络，使得其范围内的各种信息化的移动和便携设备都能实现资源共享。可见，蓝牙应用的市场需求是非常广阔的，越来越多的蓝牙芯片会投入生产，越来越多的旅馆、邮局、高尔夫球场、飞机场、商场、会议中心和商业领域都在采用蓝牙技术。1.2.2医学植入微电子器件FSK解调方式的另外一个前景广阔的应用领域是在医学植入微电子器件领域。国外早在19世纪初就研究出了电子心率计。而现在，越来越多的病人已经受益于可植入微

15、电子器件(IMD, Implantable Microelectronic Devices)的先进技术，尤其是在药物或者物理手段不起作用的疾病和身体缺陷治疗方面。自1960年以来，作为应用最广泛的IMD，全世界己经有超过200万个心脏起搏器植入了人体，每年大约25万人需要替换新的起搏器。另外，据世界卫生组织WHO的资料显示，全球至少有25亿人有听觉神经损伤，其中的绝大多数人都可能接受耳蜗植入，这是一项最普通的神经修复方法。其次，目前有1亿8千万人遭受着严重的视觉损伤，其中有4500万人完全失明。2002年第一个永久性微电子视网膜修复植入器件已经在南加利福利亚大学获得成功。可见，医学植入微电子器

16、件的应用前景是极其可观的，它对低功耗、高集成度的要求也是极其苛刻的。1.2.3低速调制解调器5根据CCITT协议，在公用电话网上传输的非话音业务有传真、计算机数据通信等多种，非话音信号常调制成频移键控信号。现在，便携计算机通过调制解调器接入互联网络的应用已经非常普遍。低速调制解调器的传输速率通常为600b/s或者1200b/s，用于异步传输，频移键控就特别适用于这种低速调制解调应用场合。对于高速调制解调器，通常采用相移键控(PSK)或幅相调制(PAM)。1.2.4铁路信号控制系统中的移频自动闭塞系统6由于二进制频移键控信号即是指传号(发送1)时发送一种频率，空号(发送0)时发送另一频率，在传号

17、和空号两种不同频率信号时，都有足够的信号幅度，所以不致因为噪声产生误码，抗噪声能力比较强。而且，它本身就是调频信号，具有抗干扰能力强的优点。这些特点正好可以被应用到高噪声底部的铁路信号控制中的移频自动闭塞系统中。1.2.5便携式消费电子低成本、短距离无线系统的快速发展，要求将尽可能多的功能集成到单一芯片中。使用单一低电源电压的系统，如手机、PDA、3G无线终端等大量的可携带设备，其较长工作周期、无持续供电电源等因素，也迫切需要进行低功耗低电压的设计。而数字FSK解调器，正适用于这些低电压系统的解调，且更容易和其它模拟部分一起被集成到单片芯片中。可见，FSK解调器在短距离、低数据率、低功耗的无线

18、通信领域中，具有广阔的应用前景。1.3 本文内容本文以数字通信为背景，在EDA技术开发平台MAX+plus II设计实现了一种新型的2FSK信号调制解调器,利用m序列的随机性和确定性来产生输入基带信号,用分频器把时钟信号分频成两个不同频率的信号。详细介绍了基于FPGA的2FSK信号发生器的设计方法,提供了VHDL源代码在MAX+plus II环境下的仿结果。具体内容如下：第一章阐述通信系统中数字信号传输研究背景、现状以及发展方向，明确指出了当今通信系统所面临的问题以及数字通信系统的若干优点，数字通信传输的发展方向和发展前景。 第二章对FPGA器件，VHDL语言，MAXPLUSII仿真软件进行了

19、简要的介绍。第三章对系统方案进行了论述。详细介绍了基于FPGA的2FSK信号发生器的设计方法,第四章提供了VHDL源代码在MAX+plus II环境下的仿真结果。第五章总结该毕业设计。第六章致谢。第二章 FPGA的设计基础2.1 FPGA简介目前以硬件描述语言（Verilog 或 VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至 FPGA 上进行测试，是现代 IC 设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触

20、发器（Flipflop）或者其他更加完整的记忆块。 系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了一个芯片里。一个出厂后的成品FPGA的逻辑块和连接可以按照设计者而改变，所以FPGA可以完成所需要的逻辑功能。 FPGA一般来说比ASIC（专用集成芯片）的速度要慢，无法完成复杂的设计，而且消耗更多的电能。但是他们也有很多的优点比如可以快速成品，可以被修改来改正程序中的错误和更便宜的造价。厂商也可能会提供便宜的但是编辑能力差的FPGA。因为这些芯片有比较差的可编辑能力，所以这些设计的开发是在普通的FPGA上完成的，然后将设计转移到一个类似于ASI

21、C的芯片上。另外一种方法是用CPLD（复杂可编程逻辑器件备）。 早在1980年代中期，FPGA已经在PLD设备中扎根。CPLD和FPGA包括了一些相对大数量的可以编辑逻辑单元。CPLD逻辑门的密度在几千到几万个逻辑单元之间，而FPGA通常是在几万到几百万。 CPLD和FPGA的主要区别是他们的系统结构。CPLD是一个有点限制性的结构。这个结构由一个或者多个可编辑的结果之和的逻辑组列和一些相对少量的锁定的寄存器。这样的结果是缺乏编辑灵活性，但是却有可以预计的延迟时间和逻辑单元对连接单元高比率的优点。而FPGA却是有很多的连接单元，这样虽然让它可以更加灵活的编辑，但是结构却复杂的多。CPLD和FP

22、GA另外一个区别是大多数的FPGA含有高层次的内置模块（如加法器和乘法器）和内置的记忆体7。一个因此有关的重要区别是很多新的FPGA支持完全的或者部分的系统内重新配置。允许他们的设计随着系统升级或者动态重新配置而改变。一些FPGA可以让设备的一部分重新编辑而其他部分持续正常运行。FPGA设计流程图如图2.1所示。图2.1 FPGA设计流程图2.2 EDA设计平台选择Altera 公司的 MAXPLUS2 开发系统是一个完全集成化、易学易用的可编程逻辑设计系统。它可以在多种平台上运行。它拥有开放的界面，可与其他工业标准的设计输入、综合与校验工具相连接。其设计输入、处理和校验功能集成在统一的开发环

23、境下8。MAXPLUS2采用自顶向下的设计方法，设计流程为设计输入项目编译项目校验器件编程。2.2.1 设计输入 MAXPLUS2 软件的设计输入方法很多，主要有以下三种：原理图输入、文本输入和波形输入。文本设计输入方法主要用来实现以 AHDL 语言形式或 VHDL 语言形式书写的文件。MAXPLUS2 波形编辑器用于建立和编辑波形文件。 Compiler先进的波形综合算法根据用户定义的输入及输出波形自动生成逻辑关系。Compiler 自动为状态机分配状态位和状态变量。2.2.2 项目编译 MAXPLUS2 编译器可以检查项目中的错误并进行逻辑综合，将项目最终设计结果加载到 Altera 器件

24、中去，并为模拟和编程产生输出文件。 2.2.3 项目校验2.3 项目校验 设计校验过程包括设计仿真和定时分析，作用是测试逻辑操作和设计的内部定时， MAXPLUS2仿真器可以对编译期间生成的二进制仿真网表进行功能、定时的仿真。 2.2.4 器件编程 器件的编程是指 MAXPLUS2 Programmer 使用 Compiler生成的编程文件对 Altera 器件编程。编程过程可通过配套的编程适配器连接微机到应用板的 JAG接口上来实现 9。2.3硬件描述语言的选择在对isp器件的编程过程中，我们可以选用几种语言编写，比如ABEL-HDL，VHDL语言，Verilog HDL、AHDL等。下面我

25、对这几种硬件描述语言进行介绍。(1) ABEL-HDL是由美国DATA I/O公司研制开发的一种逻辑设计硬件描述语言，该语言适用于各种不同规模的可编程逻辑器件的设计，其基本单位为模块，一项设计可用一个模块，也可以用多个模块组成。(2) AHDL是一种模块化的高级语言，它完全集成于MAX+PLUS2系统中，特别适合于描述复杂的组合逻辑、组运算、状态机和真值表。(3) Verilog HDL最初是于1983年由Gateway Design Automation公司为其模拟器产品开发的一种硬件描述语言。那时它只是一种专用语言。由于他们的模拟、仿真器产品的广泛应用，Verilog HDL作为一种便于使

26、用且实用的语言逐渐被众多设计者所接受，且于1995年成为IEEE Std1364-1995。Verilog HDL用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。它具有以下描述能力：设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。此外，Verilog HDL语言提供了编程语言接口，有混合方式建模能力，如图2.2示。开关RTL门门开关算法图2.2 混合设计层次建模 (4) VHDL是Very-High-Speed Integrated Circuit Hardware Language 的缩写，最初是美国国防部为其超高速集成电路研究

27、计划（VHSIC）提出的硬件描述语言，作为个合同商之间提交复杂电路设计文档的一种标准方案。它在1987年成为IEEE标准。VHDL作为EDA的重要组成部分，提供了借助计算机进行数字系统设计的一种很好的手段，用VHDL设计有许多优点，它的硬件描述能力强，可以用于从门级、电路级直至系统级的描述、仿真、综合和调试。利用VHDL丰富的仿真语句和库函数，对大系统在设计的早期可在远离门级的高层次上进行模拟，以利于设计者确定整个设计的结构和功能的可行性。VHDL强大的行为描述能力和程序结构，使其具有支持大规模设计进行分解，以及对已有的设计进行再利用的功能，运用VHDL设计系统硬件具有相对独立性，设计时没有嵌

28、入与工艺有关的信息，对硬件的描述与具体的工艺技术和硬件结构无关；当门级或门级以上的描述通过仿真检验以后，再用相应的工具将设计映射成不同的工艺，这使硬件实现的目标器件有很宽的选择范围，并且修改电路与修改工艺相互之间不会产生不良影响。一个完整的VHDL程序通常包括实体（Entity）、结构体（Architecture）、配置（Configuration）、程序包（Package）和库（Library）五个部分。其基本结构如图2.3所示10。图2.3 VHDL程序的结构（5）VHDL与ABEL-HDL、Verilog HDL、AHDL的描述能力比较通过前面的介绍，我们了解了三种语言的基本功能，我们知

29、道VHDL和Verilog HDL作为被IEEE所采用的两种工业标准硬件描述语言，得到了众多EDA公司的支持，在电子工程领域，已成为事实上的通用硬件描述语言，它们相对于ABEL-HDL语言、AHDL语言的功能更加强大。而且VHDL语言很早就成为IEEE标准，成为系统描述的国际公认标准，得到众多EDA公司的支持。VHDL语言覆盖面广，描述能力强，能支持硬件的设计、验证、综合和测试；VHDL标准、规范，语法较为严格，采用VHDL的设计便于复用和交流，VHDL所具有的内属描述语句和子程序调用等功能，使设计者对完成的设计，不必改变源程序，只需改变内属参数或函数，就可以改变设计的规模与结构11；VHDL

30、语言的还可以描述与工艺相关的信息，工艺参数可以通过设计文件语言参数来调整，不会因工艺发展与变化而使VHDL设计过时，设计的生命周期与其他设计相比是很长的。所以我选用VHDL语言。第三章 系统方案设计3.1 系统的性能指标通信系统的重要性能指标是有效性和可靠性11。模拟信号的有效性是指有效带宽，可靠性是指信噪比。而数字通信系统的有效性指标其实就是指的系统有信息传输速率，通常用码元速率或信号速率来表示，可靠性是指数字信号传输过程中的信息差错率，通常用误信率或误码率来表示。我们通常按码元数量来看信息，且码元携带有一定的信息量，因此我们常用码元速率和误码率来衡量传输质量。码元速率指的是单位时间传输的码

31、元数，单位为码元/s，又称波特，简记为Bd，误码率指的是错误码元数与传输总码元数之比，差错率越小，通信的可靠性越高。数字通信系统对信号接受的准确性要求很高，要求信息传输具有足够低的误码率。因此，数字信号要求在信源端进行纠错编码，相应的在信宿端进行纠错解码11。文中的2FSK调制系统的码元速率是1.2 kKz。由于这个设计只是一种模拟类型的设计，没有涉及到信号接受，而且一般通信系统的误码率很低，需要做大量的工作，反复观察才可以得到，而且在试验室的条件下，各种仪器都比较精密，基本上也没有噪声干扰，误码率难以观察，因此很难给出具体的测试标准和参量，所以在这里我就不计算它的误差。当然，在实际的应用中，

32、噪声干扰是不可以避免的，一定要注意。3.2系统实现原理二进制频移键控是利用载波的频率变化来传递数字信息，是信息传输中使用得较早的一种调制方式,它的主要优点是: 实现起来较容易,抗噪声与抗衰减的性能较好，在中低速数据传输中得到了广泛的应用。在二进制情况下，“1”对应载波频率f1,“0”对应于载波频率f2。二进制频移键控如两个不同频率交替发送的ASK信号。因此以调信号的时域表达式3.2为12 S（t）=ag(t-nT)coswt+g(t-nT)coswt （式3.2）这里 =2, =2 2FSK信号的波形如图3.1示，由于2FSK可以看成是两个不同频率交替发送的ASK信号，所以图3.1中所示的波形

33、可以分解为图3.2中（a）和(b)所示的两组波形13。图3.1 2FSK信号波形图(a) (b)图 3.2 波形分解图2FSK信号的调制可以看成是两个2ASK信号对应相加。在2FSK调制过程中，二值数字“1”用频率为f1的载波信号表示，二值数字“0”用频率为f2的载波信号表示。因此，可以得到2FSK信号的调制原理图如图3.3示14。载波f1载波f2数字信号信号输出图 3.3 2FSK调制原理由于2FSK可以看作是两个ASK信号对应相加，所以和ASK的解调方式一样，2FSK的解调方式可以采用如图3.4所示的相干解调方法。当然，2FSK也可以采用非相干解调方法，在这里就不一一讲述了15。带通滤 波

34、器W1抽样脉冲带通滤 波器W2相乘器低通 滤波器低通 滤波器相乘器抽样判决器输出输入coswcosw图3.4 2FSK的相干解调3.3 2FSK若干种调制方式比较数字调制同时也是数字信号频分复用的基本技术， 数字调制与模拟调制都属于正弦波调制，但是，数字调制是调制信号为数字型的正弦波调制，因而数字调制具有自身的特点，一般说来数字调制技术分为两种类型：一是把数字基带信号当作模拟信号的特殊情况来处理；二是利用数字信号的离散取值去键控载波，从而实现数字调制。后一种方法通常称为键控法。例如可以对载波的振幅、频率及相位进行键控，便可获得振幅键控(ASK)、移频键控（FSK)、移相键控(PSK)等调制方式

35、。移频键控(FSK)是数字信息传输中使用较早的一种调制形式，它由于其抗干扰及衰落性较好且技术容易实现，因而在集散式工业控制系统中被广泛采用。 3.3.1用小逻辑器件实现根据2FSK的调制原理，我们可以将2FSK调制器分为以下几个部分：随机信号产生器、正弦信号发生器、反相器、相乘器和相加器。现在的小逻辑器件功能齐全，完全可以用小逻辑器件来完成上述几个模块的设计。我选用了几种简单的器件来实现。（1）用几个D触发器来做一个随机信号产生器，或者用一个移位器件来产生随机信号；（2）正弦信号就可以用一个正弦波振荡器来完成，或者用一个同步脉冲经过分频器分频，然后经过带通滤波器进行滤波后，就可得到正弦波了；（

36、3）反相器是一种简单的逻辑器件，可采用非门；（4）相乘器就可以用两个与非门来实现，两个信号经过两次与门就成了两信号相乘；（5）一个或门就相当于相加器。当然，以上各个部分也可以用其它方法和逻辑器件来实现，我就只说了一些比较简单的方法 。将以上各个部件根据2FSK的调制原理结合起来就可以实现2FSK调制了。结构图如图3.5示。随机信号振荡器w1相乘器相乘器振荡器w2相加器反相器2FSK信号图3.5 小逻辑器件组成2FSK调制器由于小逻辑器件比较容易生产，而且价格比较便宜，所以可以很方便的实现2FSK的调制。但是，由于小逻辑器件主要用在对时间要求不是很严格的场合，在制造时就没有过多的考虑到传输中延迟

37、的问题，并且不同的器件的响应延迟也有较大的差别，而在通信系统中，信号的传输往往对器件响应的实时性要求很高，很小的传输延迟就会造成接受端所接受的信号出现失真。所以小逻辑器件可以说是很难满足通信系统的实时性要求的，我们不能用小逻辑器件来做上述的2FSK调制器。 3.3.2 用2ASK的调制方案来实现2FSK调制在前面的讲述中，提到过2FSK调制信号可以看作是两个载波频率不同的2ASK调制信号的波形组合而成的。那么我们可以用2ASK调制的方法来实现2FSK信号的调制。用频率为f1的载波来表示数随机数字信号中的“1”，用频率为f2的载波来表示数随机数字信号中的“0”。即先用频率为f1的载波信号来对随机

38、信号进行2ASK调制用频率为f1的载波代表“1”，再将随机数字信号反相，用频率为f2的载波信号来对随机信号进行2ASK调制用频率为f2的载波代表“0”。最后将两信号按时间顺序合并，就得到了一个2FSK信号，其原理见图3.6示。相加取反随机信号2ASK调制器w2ASK调制器w2FSK信号图3.6 用2ASK 来实现 2FSK调制用2ASK调制的方法来实现2FSK调制是一种很直接、简洁的方法，它反映了2FSK的调制原理，利用了两信号合一的方案，让大家更进一步了解了2ASK和2FSK之间的联系，对我们学习和掌握通信原理的相关知识有很大帮助。但是，用该种方法有一些缺点：第一，它在调制过程中使用了两次A

39、SK调制器，浪费了一些器件，使得调制器的设计费用很高，这是一个很不经济的方案；第二，这种方案也不能很好的解决信号调制过程中出现的传输延迟问题，当随机信号经过非门后，由于器件不是很理想，会出现传输延迟，使得两路信号相加后与理论上的波形不一致，产生波形失真。3.3.3 用可编程逻辑器件设计2FSK调制器在可编程逻辑器件的系列产品种类繁多的电子时代，我们就不用完全依靠硬件来实现2FSK的调制器了。我选择了用FPGA来做2FSK调制器。可编程逻辑器件可以由用户通过编程来决定芯片的最终功能，它与其它一些器件相比有一些很大的优势：（1）使研制时间缩短 可编程逻辑器件可以和其它规格型号的通用器件一样在市场上

40、买到，但它的功能的实现完全独立于工厂，有用户在实验室就可以完成，而且采用了先进的EDA技术，可编程逻辑器件的设计与编程均十分有效，整个设计通常只需要几天就可以完成了；（2）降低了设计成本和以前的掩膜器件相比，可编程逻辑器件可以大量生产，不需要生产过程中进行程序固化，不会产生产品滞销，因此生产价格比较便宜；（3）设计的灵活性高 编程逻辑器件是一种由用户通过编程来实现芯片功能的器件，有较好的灵活性。它可以在完成设计后立即编程进行验证，有利于较早发现设计中的问题；它可以反复多次编程，为设计和产品升级带来方便；在系统设计中引入了“软硬件”的全新概念，使得电子系统有更好的灵活性和自适应性。 3.3.4

41、几种方案的性能比较由上所述，我们可以很清楚的看到，用小逻辑器件做2FSK调制系统会因为使用的器件太多而出现较大的延时，是调制信号失真。而用两个2ASK调制器来实现2FSK调制虽然可以相应的减少延时，但是价格有太贵。采用可编程逻辑器件设计2SK调制比其它两种方案就有很大的优势。由FPGA设计的系统，所采用的器件少，价格便宜，灵活性好，它可以有用户自己编程，在设计的过程中有很大的活动空间。而且它的响应速度很快，基本上可以满足通信系统的实时性要求，是一个可取的设计方案。 3.4 调制系统的设计实现数字频率调制的一般方法有两种，直接调制法和键控法。直接调制法即连续调制中信号产生的方法，是将输入基带脉冲

42、去控制一个振荡器的参数而改变振荡频率。这种方法容易实现输出的波也连续，但电路的振荡频率稳定性较差；键控法是利用数字信号控制两个独立振荡器，两个门电路按数字信号的变化规律通断，这种方法的转换速度快、波形好、频率稳定性高，但会使波形失去联系性。连续相位频移键控（CPFSK）由其较好的相位连续性，因而有很好的频谱特性，在设中得到了广泛的应用16。因此，设计研究的是二进制连续相位频移键控调制。根据前面的介绍，我们知道FPGA的功能很多。我们可以用一片FPGA芯片来做设计。我将整个系统共分为分频器、m序列产生器、跳变检测、数字选择器（二选一）正弦波信号产生器和DAC（数/模变换器）等六部分，其中前五部分

43、是由FPGA器件完成的。之所以有一个数/模变换器，是因为FSK为模拟信号，而FPGA只能产生数字信号，因此，需对正弦信号采样再经过数/模变换得到所需的ASK信号，我们可以选取当前的普通FPGA器件来产生正弦信号的采样值。（1）外部时钟发生器外部时钟可以选择用555定时器构成的多谐振荡器，这种电路比较简单，而且实现也比较方便。这个多谐振荡器的电容充电和放电的时间是相同的。也就是它是一个比较标准的方波信号发生器。但是多谐振荡器产生的方波信号不像石英晶体震荡器那样规则，而且稳定性不高。在设计高频率时钟时，我们一般情况下不使用它。相比之下，采用石英晶体做时钟信号更加精确，可以产生稳定的高频。因此，设计

44、选用石英晶体来做方波信号发生起。（2）分频器本次毕业设计的数据速率 1.2kb/s，要求产生一个1.2kHz的正弦信号，对正弦信号每周期取100个采样点，因此要求产生3个时钟信号：1.2kHz（数据速率）、120kHz（产生1.2kHz正弦信号的输入时钟）、240kHz（产生2.4kHz正弦信号的输入时钟）。基准时钟已由一个外部时钟120MHz提供，要得到前面三种时钟，就需要首先设计一个模50的分频器产生240kHz信号，再设计一个二分频器，生产一个120kHz的信号，然后再前面的基础上再设计一个模100的分频器，用来产生1.2kHz的随机信号产生速率。2FSK信号可以分为相位连续和相位离散两

45、种。相位离散的2FSK信号不适合传输后的解调，我们一般情况下选用相位连续的2FSK调制17。这就是我们在设计中用一个时钟信号生产两个载波信号的理由。若两个信号的频率由同一振荡信号源提供，只是对其相应地进行分频，这样生产的两个载频就是相位连续的数字调频信号，调制信号也便于观察。（3）数字选择器我们要用两个不同频率的正弦波来表示数字信号，为了方便在数字信号系统中信号同步的实现，我就用数字选择器来实现两个频率之间的转换。其中的示意图3.7示。120kHz240kHzM随机序列选择端信号输出图3.7数字选择器当m随机序列产生数字信号“0”时，就在数字选择器的选择端输入“0” 时，就选择120kHz的信

46、号送到输出端；当m随机序列产生数字信号“1”时，就在数字选择器的选择端输入“1” 时，就选择240kHz的信号送到输出端。这样就实现两个频率间的转换，而且整个过程不涉及比较电路，可以避免信号的时延。（4）数字信号发生器设计一个比较完美的2FSK调制电路，就要求该电路可以产生比较多的随机信号，可以多次观察，进行比较，以便对系统进行检测。m序列是伪随机序列的一种，它的显著特点是： 随机特性，有利于我们根据不同的信号对系统进跟踪； 预先可确定性，有利于我们把实际所的信号与理想信号进行对比，改正错误； 循环特性，有利于信号的重复出现，避免因为噪声干扰而对系统进行错误的判断。因此它是一个比较理想的随机信

47、号，在通信领域得到了广泛运用。在这次设计中我用一种带有两个反馈抽头的三级反馈移位寄存器得到一串“1110010”循环序列，并采取措施防止进入全“0”状态，从而避免进入死循环。在有必要的时候可以通过更换时钟频率，方便地改变输入码元的速率。m序列产生器的电路结果如图3.8所示。D QCLKD QCLK或 门异或门或非门D QCLK1.2kHz时钟信号图3.8 m序列产生器在设计中，随机序列产生器输出的信号用作数字信号。同时，它也是数字选择器中控制载频通过的选择信号。（5）跳变检测在2FSK信号中，由于是由两个频率不同的正弦波交替出现。这样就不可避免的会出现在两个频率波的相交出会有断点现象，导致波形

48、不连续。将跳变检测引入正弦波信号的产生中，可以使每次基带信号码元的上升沿或下降沿到来时，对应输出波形位于正弦波的sin0处。此电路的设计主要是便于观察，确保示波器上显示为一个连续的波形。基带信号的跳变检测可以有很多方法，在本设计中我选一种简便的跳变检测方案如图3.9所示。这是一种便于在可编程逻辑器件中实现的方案。它是将当前的码元值与前一时刻的码元值相异或，根据所得的结果是否为数字“1”，从而得到是否会出现跳变。该电路的真值表如表3.1示。可以清楚的看到当结果输出数字“1”时发生跳变。跳变输出D QCLK异或门基带码元时钟信号图3.9 信号跳变检测电路表3.1 跳变检测电路真值表当前码元值前一时

49、刻码元值异或值是否跳变000否011是101是110否（6）载波信号产生器用数字电路和DAC变换可以产生要求的模拟信号。根据抽样定理可知，当用模拟信号最大频率2倍以上的速率对该模拟信号采样时，便可以将原模拟信号不失真地恢复出来。我们这次设计要求得到的是一个用来作为载波的正弦信号，实验中对正弦波每个周期采样100个点，即采样速率为原正弦信号频率的100倍，因此完全可以在信号接收端将原来正弦信号不失真地恢复出来，从而可以在接收端对ASK 信号正确的解调。经D/A转换后，可以在示波器上观察到比较理想的波形。这次设计中每个采样点用8为量化编码，即8为分辨率。采样点的个数与分辨率的大小主要取决于FPGA

50、器件的容量，其中分辨率的高低还与DAC的位数有关。在现在的许多实验表明，采用8位分辨率和每周期100个采样点可以达到理想效果。具体的正弦波信号产生器可以用状态机来实现。按前面的设计思路，本方案实现共需100个状态，分别为S1至S100。同时设计一个异步复位端，保证当每个“1”或“0”到来时其调制信号正好处于坐标原点，即sin0处。状态机共有8位输出（Q7至Q0），经DAC变换为模拟信号输出。为得到一个纯正的正弦波形，应在DAC的输出端连接一个低通滤波器。（7）数/模转换 由于2FSK输出的信号是模拟信号，而FPGA器件输出的是数字信号，所以在器件输出端要连接一个数/模转换器，将FPGA器件输出

51、数字信号转换成模拟信号，以便观察输出的波形18。在本设计中，我们选用T1的4通道串行数/模转换器TLC5620来完成数/模转换功能。将上述的各个部分连在一起就是一个完整的2FSK调制器了，我初步组合的总体模块图见图3.10示。这是一个比较具体的模块图。当然，其中除了数/模转换器外，其它的如分频器、数字选择器、跳变检测等各个部分都是由FPGA器件来完成的。输出分 频 器M 序列产生器跳变检测正弦波信号产生器DAC时钟输入12MHz6kHz600kHz数字选择器1200kHz图3.10 2FSK信号调制器3.5 解调系统的设计在解调器的设计中,已调信号是连续的波形,有两个不同的频率,在FPGA实验

52、平台上,已调信号可以通过矩形脉冲来代替,在一定的时间内,通过检测时钟上升沿来确定输入信号的频率,从而判断出基带信号。在本设计中,先设计一个同步信号,即当同步信号START为高电平时,开始解调。由于篇幅所限，对解调系统将不做具体介绍。图3.11为2FSK解调器总体模块图。图3.11 2FSK信号解调器第四章 软件设计及仿真在这个FPGA调制解调系统的设计中,硬件部分是不能完成什么功能的。因为FPGA器件是靠所编的程序来完成要求实现的功能。因此在整个设计中软件的作用是非常重要的，如果软件不能实现所要求的功能，那么硬件是什么功能也不可能实现的。4.1 2FSK调制程序及仿真图4.1.1 2FSK调制

53、VHDL程序-文件名：PL_FSK1-功能：基于VHDL硬件描述语言，对基带信号进行FSK调制-最后修改日期：2010.6.10library ieee;use ieee.std_logic_arith.all;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity PL_FSK isport(clk :in std_logic; -系统时钟 start :in std_logic; -开始调制信号 x :in std_logic; -基带信号 y :out std_logic); -调制信号end PL_FSK;a

54、rchitecture behav of PL_FSK issignal q1:integer range 0 to 11; -载波信号f1的分频计数器signal q2:integer range 0 to 3; -载波信号f2的分频计数器signal f1,f2:std_logic; -载波信号f1，f2beginprocess(clk) -此进程通过对系统时钟clk的分频，得到载波f1beginif clkevent and clk=1 then if start=0 then q1=0; elsif q1=5 then f1=1;q1=q1+1; -改变q1后面的数字可以改变，载波f1的占空比 elsif q1=11 then f1=0;q1=0; -改变q1后面的数字可以改变，载波f1的频率 else f1=0;q1=q1+1; end if;end if;end process;process(clk) -此进程通过对系统时钟clk的分频，得到载波f2beginif clkevent and clk=1 then if start=0 then q2=0; elsif q2=