《数字电路与数字逻辑》第三章(1)

1、编辑ppt14.三态输出TTL门（TS门）(1)三态输出与非门组成及工作原理（a）控制端高电平有效）控制端高电平有效BAVccT4T1T2T5YDP11ENENENEN &BA国标符号国标符号YENENBA曾用符号曾用符号YENEN编辑ppt2BA曾用符号曾用符号YENEN（b）控制端低电平有效）控制端低电平有效BAVccT4T1T2T5YDP1ENENENEN &BA国标符号国标符号YENEN图图3.2.24 3.2.24 三态与非门三态与非门编辑ppt3(2)典型用途构成总线结构图图3.2.25 3.2.25 用三态门构成总线结构用三态门构成总线结构ENEN 1A1G1ENEN1 1ENE

2、N 1A2G2ENEN2 2ENEN 1AnGnENENn n编辑ppt4双向数据传输图图3.2.26 用三态门实现数据的双向传输用三态门实现数据的双向传输ENEN 1D0ENENENEN 1D1总总线线D0/D1编辑ppt5例1 写出下图电路的输出表达式。ENEN 1AB BENEN 1F1&解：当B=0时，当B=1时，F=A；F=A 。所以，F=AB+ABA1A0BF的卡诺图编辑ppt6例2 如下图所示电路、及其输入信号的波形，试画出输出信号P和G的电压波形并写出P的逻辑表达式。ENEN &AB BP&CDGABCDGP解：当C=0时，当C=1时，P=AB+D 。所以，P=ABC+DP=D

3、；编辑ppt7第三节 ECL和I2L门电路简介进一步提高速度而研制的。是TTL、CMOS、I2L、ECL电路中工作速度最快的一种。一、ECL门电路原因：ECL门电路中三极管工作在非饱和和浅截止状态；ECL门电路中电阻阻值小，且逻辑摆幅（高、低电平之差）低。编辑ppt8tpd一般为35ns 目前已能减小至0.1ns以内。高电平-0.8V、低电平-1.6V、阀值电压、 噪声容限在0.2V左右；VVT2 . 1电流开关、基准电压源、射极输出器。编辑ppt9VEE(5.2V)(a) 电路电路编辑ppt10BA1 QP+BAQP(b)国标符号(c)曾用符号图3.3.1 典型ECL或/或非门电路编辑ppt

4、11由于是射极输出，可实现“线或”功能。ECL电路的产品限于中、小规模集成电路（由于功耗大），主要用于高速，超高速的数字系统和设备当中。（国产ECL电路分为CE10K、CE100K两个系列)Y1=A+B+C+DY2=A+B+C+DBA1 DC1 Y2Y1编辑ppt120V-0.8V-1.6V-0.8VP=P1+P2+P3P1P2P3注：编辑ppt13例3 写出下图所示ECL电路的输出表达式 F1 、F2 和 F3 。111F1F2F3ABCDEFG解：ECL电路的输出端可以并联，实现“线或”功能。F1=A+BF2=C+D+E+F+GF3=A+B+C+D+E+F+G编辑ppt14二、I2L门电路

5、VEET1T2BEC1C2C3进一步提高集成度而研制的。每个逻辑单元的电路结构非常简单，且功耗低。1. I2L基本逻辑单元的工作原理图3.3.2 I2L基本逻辑单元编辑ppt15(a)或门编辑ppt16图3.3.3 I2L基本门电路(b)或门编辑ppt17高电平0.7V，低电平0.1V； 一般tpd 10ns。目前I2L电路主要用于制作大规模集成电路的内部逻辑电路（为提高抗干扰能力，接口电路与TTL电平兼容），很少用来制作中、小规模集成电路。编辑ppt18第四节 CMOS门电路CMOS门电路的特点:CMOS反相器（串联互补）、CMOS传输门（并联互补）是CMOS集成电路的基本组件。制作工艺简单

6、，集成度高；工作电源允许的变化范围大，功耗低；输入阻抗高，扇出系数大；抗干扰能力强。编辑ppt19一、CMOS反相器1.电路结构：NMOS、PMOS管串联互补。 开启电压 分别为UTN、UTP ，为正常工作，要求：VDD UTP + UTN设UTP= -3V，UTN=3V，VDD=10V。(1)UIL=0V 编辑ppt20（b）逻辑符号）逻辑符号1AP图3.4.1 CMOS反相器 编辑ppt21310ONR1291010OFFRDDDDONOFFOFFOHVVRRRU(2)UIH=VDD0OLUT1 、T2 构成一种推拉式输出。故输出端不能并接实现“线与”功能。编辑ppt22图图3.4.2 3

7、.4.2 电压传输特性和电压传输特性和电流转移特性电流转移特性uIiDABCDE F（b）电流转移特性）电流转移特性OuIVDDuOUTNABCDE FUTUTPVDDO(a)(a)电压传输特性电压传输特性编辑ppt23 静态参数：DDTVU21噪声容限：UOL=0V， UOH=VDD （电压利用率高）在CC4000系列CMOS电路的性能指标中规定：在输出高、低电平的变化不大于10%VDD的条件下，输入信号低，高电平允许的最大变化量。编辑ppt24DDOFFONVUU21DDDDDDOLOFFNLVVVUUU4 .01 .05 .0(max)DDDDDDONOHNHVVVUUU4 .05 .0

8、9 .0(min)UNHUNL1010uIuOUOH(min)11uOuIG1G2输入端噪声容限示意图UOL(max)UONUOFF编辑ppt254.加电后，CMOS器件输入端不能悬空输入电位不定（此时输入电位由保护二极管的反向电阻比来决定），从而破坏了电路的正常逻辑关系；由于输入阻抗高，易接受外界噪声干扰，使电路产生误动作；极易使栅极感应静电，造成栅击穿。编辑ppt26二、其它类型的CMOS电路两个反相器的负载管并联，驱动管串联。(1)电路结构编辑ppt27&BAP（b）逻辑符号）逻辑符号图图3.4.3 CMOS与非门与非门编辑ppt28输出阻抗变化大；A B P RO 0 0 1 RON

9、/2 0 1 1 RON 1 0 1 RON 1 1 0 2RON P=A+B存在的缺点：输入端数目，UOL ， UNL。(2)工作原理编辑ppt29BA1P111图图3.4.4 带缓冲级的带缓冲级的CMOS与非门与非门编辑ppt302.CMOS 或非门(1)电路结构两个反相器的负载管串联，驱动管并联。(2)工作原理输出阻抗变化大；存在的缺点：输入端数目，UOH， UNH。编辑ppt311BAP（b）逻辑符号）逻辑符号图图3.4.5 CMOS或非门或非门编辑ppt32BA1P&11图图3.4.6 带缓冲级的带缓冲级的CMOS或非门或非门编辑ppt33例4 写出下图CMOS电路的逻辑表达式。1ABP2VDDENEN 1BA逻辑符号逻辑符号P2解：当B=0时，当B=1时，P2 = A；P2 为高阻态。编辑ppt34(1)电路结构 NMOS、PMOS管并联互补。(2)工作原理c=1时传输，c=0时关断。c=1时 ；N管导通；P管导通TNDDIUVu0DDITPVuUTPUTNDDUV 0VDD编辑ppt35TGCCOIuu /IOuu /CCO