上拉电阻和下拉电阻的选型和设计计算

1、本文格式为Word版，下载可任意编辑上拉电阻和下拉电阻的选型和设计计算 上拉就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用。下拉同理。也是将不确定的信号通过一个电阻钳位在低电平。 上拉是对器件输入电流，下拉是输出电流；强弱只是上拉电阻的阻值不同，没有什么严格区分；对于非集电极（或漏极）开路输出型电路（如一般门电路）提升电流和电压的力量是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。 常见各类技术资料上，有些技术规范写道“无用的管脚不允许悬空状态，必需接上拉或下拉电阻以供应确定的工作状态”。 这个提法基本是对的，但也不全对。下面具体加以说明。 管脚上拉下拉电阻设

2、计动身点有两个： 一个是在正常工作或单一故障状态下，管脚均不应消失不定状态，如接头脱落后导致的管脚悬空； 二是从功耗的角度考虑，就是在长时间的管脚等待状态下，管脚端口的电阻上不应消耗太多电流，尤其是对电池供电设备。 从抗扰的角度，信号端口优选上拉电阻。上拉电阻时，在待机状态下，源端输入常为高阻态，假如没有上拉电阻或下拉电阻，输入导线呈现天线效应，一旦管脚受到辐射干扰，管脚输入状态极简单被感应发生变化。所以，这个电阻是确定要加的。下一个问题就是加上拉还是下拉。 假如加了下拉，在平常状态下，输入表现为低电平，但辐射干扰进来后，会通过下拉电阻泻放到地，就会发生从LowHigh的一个跳变，产生误触发。

3、相当于一个乞丐，你给了他10万元，他的生活方式就会从穷人到富人发生一个转变。 但假如加了上拉电阻，在平常状态下，输入表现为高电平，辐射干扰进来后，假如低也没关系，上拉电阻会将输入端钳位在高电平，假如辐射干扰强，超过了Vcc的电平，导线上的高电平干扰会通过上拉电阻泻放到Vcc上去，无论怎样干扰，都只会发生HighHigher的变化，不会产生误触发。相当于人家原来是一个富豪，你给了他10万元，他的生活方式不会发生任何的转变。 图1和图2是干扰状态下的电平示意图。图2中的低电平由VL变为VL+V时，产生了从低电平到高电平的跳变，有可能使后级电路误动作的风险。 下一个问题就是，确定了用上拉电阻后，是不

4、是上拉电阻就可以任凭选了呢？答案当然是“no”。（如图3） A、当I0 = I1 + I2 这种状况下，RL1和RL2两个负载不会通过R取电流，因此对R阻值大小要求不高，通常4.7 K B、当I0 I1 + I2 I0 +I= I1 + I2 U=VCC-IR U=Vhmin 由以上三式计算得出，R=(VCC- VHmin)/I 其中，I0、I1、I2都是可以从datasheet查到的，I就可以求出来，VHmin也是可以查到的。 当前极Vout输出低电平常，各管脚均为灌电流，则： I= I1 + I2 +I0 U =VCC-I R U =VLmax 以上三式可以得出：R=(VCC- VLmax)/I 由以上二式计算出R的上限值和下限值，从中取一个较靠近中间状态的值即可。留意，假如负载的个数大小不定的话，要根据最坏的状况计算，上限值要按负载最多的时候计算，下限值要按负载最少的计算。 另一种选择方式是基于功耗的考虑。依据电路实际应用时，输出信号状态的频率或时间比选择。若信号Vout长期处于低电平，宜选择下拉电阻；若长期处于高电平，宜选择上拉电阻。为的是静态