第7章存储器、复杂可编程逻辑器和现场可编程门阵列ppt课件

1、存储器、复杂可编程逻辑器 和现场可编程门阵列7.1 只读存储器只读存储器7.2 随机存取存储器随机存取存储器7.3 复杂可编程逻辑器件复杂可编程逻辑器件*7.4 现场可编程门阵列*7.5 用EDA技术和可编程器件的设计例题教学基本要求：教学基本要求： 掌握半导体存储器字、位、存储容量、地址等基掌握半导体存储器字、位、存储容量、地址等基本概念。本概念。 掌握掌握RAM、ROM的工作原理及典型应用。的工作原理及典型应用。 了解存储器的存储单元的组成及工作原理。了解存储器的存储单元的组成及工作原理。概概 述述半导体存贮器能存放大量二值信息的半导体器件。半导体存贮器能存放大量二值信息的半导体器件。可编

2、程逻辑器件是一种通用器件，其逻辑功能是由用户可编程逻辑器件是一种通用器件，其逻辑功能是由用户通过对器件的编程来设定的。它具有集成度高、结构灵通过对器件的编程来设定的。它具有集成度高、结构灵活、处理速度快、可靠性高等优点。活、处理速度快、可靠性高等优点。存储器的主要性能指标存储器的主要性能指标读取速度快读取速度快存储时间短存储时间短存储数据量大存储数据量大存储容量大存储容量大7.1 只读存储器只读存储器7.1 .1 ROM的的 定义与基本结构定义与基本结构7.1.2 两维译码两维译码7.1.3 可编程可编程ROM7.1.4 集成电路集成电路ROM7.1.5 ROM的读操作与时序图的读操作与时序图

3、7.1.6 ROM的应用举例的应用举例存储器存储器 RAM (Random-Access Memory) ROM(Read-Only Memory)RAM(随机存取存储器随机存取存储器): 在运行状态可以随时进行读或写操作。在运行状态可以随时进行读或写操作。 存储的数据必须有电源供应才能保存存储的数据必须有电源供应才能保存, 一旦掉电一旦掉电, 数据全部丢失。数据全部丢失。ROM(只读存储器只读存储器)：在正常工作状态只能读出信息。：在正常工作状态只能读出信息。 断电后信息不会丢失，常用于存放固定信息如程序、常数等）。断电后信息不会丢失，常用于存放固定信息如程序、常数等）。固定固定ROM可编程

4、可编程ROMPROMEPROME2PROMSRAM(Static RAM)：静态：静态RAMDRAM (Dynamic RAM)：动态：动态RAM7.1 只读存储器只读存储器几个基本概念：几个基本概念：存储容量存储容量M)：存储二值信息的总量。：存储二值信息的总量。字数：字的总量。字数：字的总量。字长位数）：表示一个信息多位二进制码称为一个字，字长位数）：表示一个信息多位二进制码称为一个字， 字的位数称为字长。字的位数称为字长。存储容量存储容量M)字数字数位数位数地址：每个字的编号。地址：每个字的编号。字数字数=2n （n为存储器外部地址线的线数）为存储器外部地址线的线数） Y0 Y1 Y7

5、A4 X1 X31 X0 列列 地地 址址 译译 码码 器器 行行 地地 址址 译译 码码 器器 A5 A3 A2 A1 A0 A6 A7 M=256x4 只读存储器，工作时内容只能读出，不能随时写只读存储器，工作时内容只能读出，不能随时写入，所以称为只读存储器。入，所以称为只读存储器。(Read-Only Memory)ROM的分类的分类按写入情况划分按写入情况划分 固定固定ROM可编程可编程ROMPROMEPROME2PROM按存贮单元中按存贮单元中器件划分器件划分 二极管二极管ROM三极管三极管ROMMOS管管ROM7.1 .1 ROM的的 定义与基本结构定义与基本结构存储矩阵存储矩阵7

6、.1.1 ROM的定义与基本结构的定义与基本结构数据输出数据输出控制信号输入控制信号输入输出控制电路输出控制电路 地址译码器地址译码器地址输入地址输入地址译码器地址译码器存储矩阵存储矩阵输出控制电路输出控制电路1ROM二极管二极管PROM结构示意图结构示意图 D3 D2 D1 D0 +5V R R R R OE A0 A1 A1 A0 Y0 Y1 Y2 Y3 2 线线- -4 线线 译译码码器器 存储存储矩阵矩阵位线位线字线字线输出控制电路输出控制电路M=44地址译码器地址译码器 D3 D2 D1 D0 +5V R R R R OE A0 A1 A1 A0 Y0 Y1 Y2 Y3 2 线线-

7、-4 线线 译码器译码器 字线与位线的交点都是一个字线与位线的交点都是一个存储单元。交点处有二极管存储单元。交点处有二极管相当存相当存1 1，无二极管相当存，无二极管相当存0 0当当OE=1OE=1时输出为高阻状态时输出为高阻状态000101111101111010001101地地 址址A1A0D3 D2 D1 D0内内 容容当当OE=0OE=0时时 A6 A7 A4 A5 D0 +VDD R R R R Y0 Y1 Y14 Y15 4线线 | 1 16 6线线 译译码码器器 1 16 6 线线-1线线数数据据选选择择器器 A2 A3 A0 A1 A2 A3 A0 A1 S2 S3 S0 S1

8、 I0 I1 I14 I15 Y 字线字线存储存储矩阵矩阵位线位线字线与位线的字线与位线的交点都是一个交点都是一个存储单元。存储单元。交点处有交点处有MOS管相当存管相当存0，无，无MOS管管相当存相当存1。7.1.2 两维译码两维译码该存储器的容量该存储器的容量=? 有一种可编程序的有一种可编程序的 ROM ROM ，在出厂时，在出厂时全部存储全部存储 “ “1”1”，用户可根据需要将某些，用户可根据需要将某些单元改写为单元改写为 “ “0”,0”,但是，只能改写一次，但是，只能改写一次，称为称为 PROMPROM。字线字线位位线线熔熔断断丝丝 若将熔丝烧断，若将熔丝烧断，该单元则变成该单元

9、则变成“0”0”。显然，一旦烧断后显然，一旦烧断后不能再恢复。不能再恢复。二、可编程二、可编程ROMROMPROMPROM）三、可擦除可编程三、可擦除可编程ROMEPROM） 当浮栅上带有负电荷时，则衬底表面感应当浮栅上带有负电荷时，则衬底表面感应的是正电荷，这使得的是正电荷，这使得MOS管的开启电压变高，管的开启电压变高，如果给控制栅加上同样的控制电压，如果给控制栅加上同样的控制电压，MOS管管仍处于截止状态。仍处于截止状态。SIMOS管利用浮栅是管利用浮栅是否累积有负电荷来存否累积有负电荷来存储二值数据。储二值数据。存储单元采用存储单元采用N沟道叠栅管沟道叠栅管(SIMOS)。其结构如下：

10、。其结构如下：写入数据前，浮栅不写入数据前，浮栅不带电荷，要想使其带带电荷，要想使其带负电荷，需在漏、栅负电荷，需在漏、栅级上加足够高的电压级上加足够高的电压25V即可。即可。若想擦除，可用紫外线或若想擦除，可用紫外线或X射线，距管子射线，距管子2厘米处照厘米处照射射15-20分钟。分钟。 当浮栅上没有电荷时，给控制栅加上控制电当浮栅上没有电荷时，给控制栅加上控制电压，压，MOS管导通管导通.7.1.3 可编程可编程ROM256X1位位EPROM）256个存储单元排成个存储单元排成1616的矩阵的矩阵行译码器从行译码器从16行中选出要行中选出要读的一行读的一行列译码器再从选中的一行存列译码器再

11、从选中的一行存储单元中选出要读的一列的储单元中选出要读的一列的一个存储单元。一个存储单元。如选中的存储单元的如选中的存储单元的MOS管管的浮栅注入了电荷，该管截的浮栅注入了电荷，该管截止，读得止，读得1；相反读得；相反读得0与与EPROMEPROM的区别是：的区别是：浮栅延长区与漏浮栅延长区与漏区区N+N+之间的交叠之间的交叠处有一个厚度约处有一个厚度约为为80A (80A (埃埃) )的薄的薄绝缘层。绝缘层。四、隧道MOS管 E2PROM可用电擦除信息，以字为单位，速度高，可重可用电擦除信息，以字为单位，速度高，可重复擦写复擦写1 1万次。万次。与与EPROMEPROM的区别是的区别是: :

12、 1. 1.闪速存储器存储闪速存储器存储单元单元MOSMOS管的源极管的源极N+N+区大区大于漏极于漏极N+N+区，而区，而SIMOS SIMOS (N(N沟道叠栅管沟道叠栅管) )管的源极管的源极N+N+区和漏极区和漏极N+N+区是对称区是对称的；的； 2. 2. 浮栅到浮栅到P P型衬底型衬底间的氧化绝缘层比间的氧化绝缘层比SIMOSSIMOS管的更薄。管的更薄。五、快闪存储器 Flash Memory7.1.4 集成电路集成电路ROM D7 D0 PGM 输输出出缓缓冲冲器器 Y 选选通通 存存储储阵阵列列 CE OE 控控制制逻逻辑辑 Y 译译码码 X 译译码码 A16 A0 VPP

13、GND VCC AT27C010， 128K 8位位ROM CEOEPGM工作模式A16 A0VPPD7 D0读00XAiX数据输出输出无效X1XXX高阻等待1XXAiX高阻快速编程010AiVPP数据输入编程校验001AiVPP数据输出7.1.5 ROM的读操作与时序图的读操作与时序图（2加入有效的片选信号加入有效的片选信号CEOE（3使输出使能信号使输出使能信号 有效，经过一定延时后，有效数有效，经过一定延时后，有效数据出现在数据线上；据出现在数据线上；CEOE（4让片选信号让片选信号 或输出使能信号或输出使能信号 无效，经过一定延时无效，经过一定延时后数据线呈高阻态，本次读出结束。后数据

14、线呈高阻态，本次读出结束。（1欲读取单元的地址加到存储器的地址输入端；欲读取单元的地址加到存储器的地址输入端； tCE tAA 读读出出单单元元的的地地址址有有效效 CE tOE OE D7 D0 数数据据输输出出有有效效 tOZ tOH A16 A0 （1） 用于存储固定的专用程序用于存储固定的专用程序（2） 利用利用ROM可实现查表或码制变换等功能可实现查表或码制变换等功能 查表功能查表功能 查某个角度的三角函数查某个角度的三角函数 把变量值角度作为地址码，其对应的函数值作把变量值角度作为地址码，其对应的函数值作为存放在该地址内的数据，这称为为存放在该地址内的数据，这称为 “造表造表”。使

15、用时，。使用时，根据输入的地址根据输入的地址(角度角度)，就可在输出端得到所需的函数，就可在输出端得到所需的函数值，这就称为值，这就称为“查表查表”。 码制变换码制变换 把欲变换的编码作为地址，把欲变换的编码作为地址，把最终的目的编码作为相应存储单元中的内容把最终的目的编码作为相应存储单元中的内容即可。即可。7.1.6 ROM的应用举例的应用举例CI3 I2 I1 I0二进制码O3O2O1O0格雷码CI3 I2 I1 I0格雷码O3O2O1O0二进制码00 0 0 00 0 0 010 0 0 00 0 0 000 0 0 10 0 0 110 0 0 10 0 0 100 0 1 00 0

16、1 110 0 1 00 0 1 100 0 1 10 0 1 010 0 1 10 0 1 000 1 0 00 1 1 010 1 0 00 1 1 100 1 0 10 1 1 110 1 0 10 1 1 000 1 1 00 1 0 110 1 1 00 1 0 000 1 1 10 1 0 010 1 1 10 1 0 101 0 0 01 1 0 011 0 0 01 1 1 101 0 0 11 1 0 111 0 0 11 1 1 001 0 1 01 1 1 111 0 1 01 1 0 001 0 1 11 1 1 011 0 1 11 1 0 101 1 0 01 0

17、1 011 1 0 01 0 0 001 1 0 11 0 1 111 1 0 11 0 0 101 1 1 01 0 0 111 1 1 01 0 1 101 1 1 11 0 0 011 1 1 11 0 1 0用用ROM实现二进制码与格雷码相互转换的电路实现二进制码与格雷码相互转换的电路 C(A4)I3 I2 I1 I0(A3A2A1A0)二进制码O3O2O1O0(D3D2D1D0)格雷码C(A4)I3 I2 I1 I0(A3A2A1A0) 格雷码O3O2O1O0(D3D2D1D0)二进制码00 0 0 00 0 0 010 0 0 00 0 0 000 0 0 10 0 0 110 0

18、 0 10 0 0 100 0 1 00 0 1 110 0 1 00 0 1 100 0 1 10 0 1 010 0 1 10 0 1 000 1 0 00 1 1 010 1 0 00 1 1 100 1 0 10 1 1 110 1 0 10 1 1 000 1 1 00 1 0 110 1 1 00 1 0 000 1 1 10 1 0 010 1 1 10 1 0 101 0 0 01 1 0 011 0 0 01 1 1 101 0 0 11 1 0 111 0 0 11 1 1 001 0 1 01 1 1 111 0 1 01 1 0 001 0 1 11 1 1 011 0

19、 1 11 1 0 101 1 0 01 0 1 011 1 0 01 0 0 001 1 0 11 0 1 111 1 0 11 0 0 101 1 1 01 0 0 111 1 1 01 0 1 101 1 1 11 0 0 011 1 1 11 0 1 0C=A4I3 I2 I1 I0=A3A2A1A0O3O2O1O0=D3D2D1D0 A4 A3 A2 A1 C I3 I2 I1 ROM D1 D2 D3 D4 CE OE A0 I0 O3 O2 O1 O0 用用ROM实现二进制码与格雷码相互转换的电路实现二进制码与格雷码相互转换的电路 7.2 随机存取存储器RAM）7.2.1 RAM

20、7.2.1 RAM的结构与工作原理的结构与工作原理*8.1.3 RAM举例7.2.2 RAM7.2.2 RAM存储容量的扩展存储容量的扩展 RAM存储单元存储单元SRAM、DRAM） RAM的基本结构的基本结构 字长位数的扩展字长位数的扩展 字数的扩展字数的扩展8.1.0 概述分类）7.2.1 RAM7.2.1 RAM的结构与工作原理的结构与工作原理 存储矩阵用于存放二进制数，一个单元放一位，排列成存储矩阵用于存放二进制数，一个单元放一位，排列成矩阵形式。矩阵形式。 读读/ /写控制电路完成对选中的存储单元进行读出或写入数据写控制电路完成对选中的存储单元进行读出或写入数据的操作。把信息存入存储

21、器的过程称为的操作。把信息存入存储器的过程称为“写入操作。反之，写入操作。反之，从存储器中取出信息的过程称为从存储器中取出信息的过程称为“读出操作。读出操作。 地址译码器的作用是对外部输入的地址码进行译码，以便地址译码器的作用是对外部输入的地址码进行译码，以便唯一地选择存储矩阵中的一个存储单元。唯一地选择存储矩阵中的一个存储单元。1. RAM1. RAM的基本结构的基本结构图图 8.1.4存储矩阵存储矩阵读读/写控制电路写控制电路 译码器译码器数据输入数据输入/输出输出地址输入地址输入控制信号输入控制信号输入( CS 、R/W) 存存储储单单元元 Y0 Y1 Y7 A4 X1 X31 X0 列

22、列 地地 址址 译译 码码 器器 行行地地址址译译码码器器 A5 A3 A2 A1 A0 A6 A7 例如：容量为例如：容量为2561 的存的存储器储器（1 1地址译码器地址译码器8根列根列地址选地址选择线择线32根行根行地址选地址选择线择线32 8 =256个个存储单存储单元元译码译码方式方式单译码单译码 双译码双译码 -n位地址构成 2n 条地址线。若n=10，则有1024条地址线- 将地址分成两部分，分别由行译码器和列译码器将地址分成两部分，分别由行译码器和列译码器共同译码共同译码 其输出为存储矩阵的行列选择线，由它们共同其输出为存储矩阵的行列选择线，由它们共同确定欲选择确定欲选择 的地

23、址单元。的地址单元。若给出地址A7-A0=001 00001，将选中哪个存储单元读/写？ 存存储储单单元元 Y0 Y1 Y7 A4 X1 X31 X0 列列 地地 址址 译译 码码 器器 行行地地址址译译码码器器 A5 A3 A2 A1 A0 A6 A7 若容量为若容量为2564 的存储器，有的存储器，有256个字，个字，8根地址线根地址线A7-A0，但其数据线有但其数据线有4根，每字根，每字4位。位。8根列根列地址选地址选择线择线32根行根行地址选地址选择线择线1024个存个存储单储单元元 若给出地址若给出地址A7-A0 = 000 11111，哪个单元的内容可读，哪个单元的内容可读/写？写

24、？ T8 T7 VDD VGG T6 T1 T4 T2 T5 T3 Yj (列选择线列选择线) Xi (行选择线行选择线) 数数据据线线 数数据据线线 D D 位位线线 B 位位线线 B 存储存储单元单元 （2 2） 存储矩阵存储矩阵 静态静态RAM存储单元存储单元SRAM）-以六管静态存储单元以六管静态存储单元为例为例基本基本RS触触发器发器控制该单元与控制该单元与位线的通断位线的通断控制位线与数据控制位线与数据线的通断线的通断Xi =0Xi =0，T5T5、T6T6截止，触发器与截止，触发器与位线隔离。位线隔离。 T1-T6 T1-T6构成一个存储构成一个存储单元。单元。T3T3、T4T4

25、为负载，为负载，T1T1、T2T2为基本为基本RSRS触发器。触发器。来自行地来自行地址译码器址译码器的输出的输出 T8 T7 VDD VGG T6 T1 T4 T2 T5 T3 Yj (列选择线列选择线) Xi (行选择线行选择线) 数数据据线线 数数据据线线 D D 位位线线 B 位位线线 B 存储存储单元单元 （2 2） 存储矩阵存储矩阵Xi =1，T5、T6导通，触发器与导通，触发器与位线接通。位线接通。Yj =1，T7 、T8均导通，触发均导通，触发器的输出与数据器的输出与数据线接通，该单元线接通，该单元数据可传送。数据可传送。来自列地来自列地址译码器址译码器的输出的输出 静态静态R

26、AM存储单元存储单元SRAM）-以六管静态存储单元以六管静态存储单元为例为例来自行地来自行地址译码器址译码器的输出的输出 G1 & G2 G3 WR/ R C VDD T3 T2 T1 DO DI “读读” 位位 线线 “写写” 位位 线线 存存储储单单元元 Yj (列列选选择择线线) Xi (行行选选择择线线) 写写入入刷刷新新控控制制 T4 T5 & *动态动态RAM存储单元存储单元DRAM）-以三管和单管动态存以三管和单管动态存储单元为例储单元为例三管动态RAM存储单元电路如图: 由于漏电流的由于漏电流的存在，电容上存储存在，电容上存储的数据电荷不的数据电荷不能长久保存，

27、因此能长久保存，因此必须定期给电容补必须定期给电容补充电荷，以避免存充电荷，以避免存储数据的丢失，这储数据的丢失，这种操作称为再生或种操作称为再生或刷新。刷新。 下面分三个过程讨论：下面分三个过程讨论：写入数据写入数据读出数据读出数据刷新数据刷新数据存储数据的存储数据的电容电容存储单存储单元元写入数写入数据的控据的控制门制门读出数读出数据的控据的控制门制门写入刷写入刷新控制新控制电路电路 G1 & G2 G3 WR/ R C VDD T3 T2 T1 DO DI “读读” 位位 线线 “写写” 位位 线线 存存储储单单元元 Yj (列列选选择择线线) Xi (行行选选择择线线) 写写入

28、入刷刷新新控控制制 T4 T5 & 写入数据：当当Xi Yj 1时，时，T1、 T3、 T4、 T5均导均导通，此时可以对存储单通，此时可以对存储单元进行存取操作。元进行存取操作。若若DI0，电容充电；，电容充电；若若DI1，电容放电。，电容放电。 当当Xi Yj 0时，时，写入的数据由写入的数据由C保存。保存。R/W=0,G1导通，导通，G2截止截止输入数据输入数据DI经经G3反反相，被存入电容相，被存入电容C中。中。& G1 & G2 G3 WR/ R C VDD T3 T2 T1 DO DI “读读” 位位 线线 “写写” 位位 线线 存存储储单单元元 Yj (列

29、列选选择择线线) Xi (行行选选择择线线) 写写入入刷刷新新控控制制 T4 T5 & 读出数据：当当Xi Yj 1时，时，T1、 T3、 T4、 T5均导均导通，此时可以对存储单通，此时可以对存储单元进行存取操作。元进行存取操作。 读位线信号分两路，一路读位线信号分两路，一路经经T5 由由DO 输出输出 ；另一路经另一路经G2、G3、T1对存储单元刷对存储单元刷新。新。 R/W=1,G2导通，导通，G1截止，截止，若若C上充有电荷，上充有电荷，T2导通，读位线输出数导通，读位线输出数据据0；反之，；反之， T2截止，截止，输出数据输出数据1。& G1 & G2 G3

30、WR/ R C VDD T3 T2 T1 DO DI “读读” 位位 线线 “写写” 位位 线线 存存储储单单元元 Yj (列列选选择择线线) Xi (行行选选择择线线) 写写入入刷刷新新控控制制 T4 T5 & 刷新数据： 若读位线为低电平，经过若读位线为低电平，经过G3反相后为高电平，对电容反相后为高电平，对电容C充电；充电；& 若读位线为高电平，经过若读位线为高电平，经过G3反相后为低电平，电容反相后为低电平，电容C放电；放电；当当R/W=1,且且Xi=1时，时，C上的数据经上的数据经T2 、T3到达到达“读位线，然读位线，然后经写入刷新控制电后经写入刷新控制电路对存储单

31、元刷新。路对存储单元刷新。 此时此时,Xi,Xi有效，整个一行存储单元被刷新。由于列选择线有效，整个一行存储单元被刷新。由于列选择线YjYj无无效，因此数据不被读出。效，因此数据不被读出。 单管动态单管动态RAM存储单元电路如图：存储单元电路如图： CS T 位位 线线 存存储储电电容容 Xi (行行选选择择线线) CW 杂杂散散电电容容 当当T T导通时，电容导通时，电容CSCS上的信息被传送到位上的信息被传送到位线上，或者位线上的数线上，或者位线上的数据写入据写入CSCS中。中。 读出时，由于读出时，由于CWCW的存的存在，且在，且CWCSCWCS，使位线上，使位线上得到的电压远小于得到的

32、电压远小于CSCS上原上原来存储的电压，因而，需来存储的电压，因而，需经读出放大器对输出信号经读出放大器对输出信号进行放大；同时，由于进行放大；同时，由于CSCS上的电荷减少，必须每次上的电荷减少，必须每次读出后要及时对读出单元读出后要及时对读出单元进行刷新进行刷新 T7 Yi T8 Yi & & R/ W CS I/O 1 1 2 3 4 5 D D （3 3片选信号与读片选信号与读/ /写控制电路写控制电路 当当CS=0CS=0时，选中时，选中该单元该单元. .若若R/W=1R/W=1，三态，三态门门1 1、2 2关关, 3, 3开，数据开，数据通过门通过门3 3传到传到I

33、/OI/O口，进口，进行读操作；行读操作； 当当CS=1CS=1时，三态时，三态门均为高阻态，门均为高阻态，I/OI/O口口与与RAMRAM内部隔离。内部隔离。若若R/W=0R/W=0，门，门1 1、2 2开，门开，门3 3关，关，数据将从数据将从I/OI/O口通过门口通过门1 1、2 2，向向T7T7、T8T8写入，进行写操作。写入，进行写操作。8.1.1 RAM的结构与工作原理2. RAM2. RAM的操作与定时的操作与定时自自 学学8.1.2. RAM的扩展的扩展位扩展和字扩展、全扩展位扩展和字扩展、全扩展425641024 用用2564RAM组成组成10244存储器存储器 3、全扩展：

34、字数加倍，位数也加倍的扩展方式。、全扩展：字数加倍，位数也加倍的扩展方式。 例：将例：将4K4的的RAM扩展为扩展为16K8的存储系统。的存储系统。142log16log1422K地址线总数122log4log41222KK芯片需地址线数片选地址线数=1412=2数据线数=位线数=88个芯片构成个芯片构成4组，每组组，每组2片。数据线片。数据线D0D7、片内地址、片内地址线线A0A11，片选地址线，片选地址线A12 ,A13需需2/4线译码器来译码。线译码器来译码。 A2 A3 A4 A5 A7 A8 A9 A11 DQ0 DQ7 E2 VCC VSS A0 A1 A6 A10 A12 行行译

35、译码码器器 存存储储器器阵阵列列 256 行行 32 8 列列 输输入入数数据据控控制制 列列 I/O 列列译译码码器器 E1 W G 1 2 3 4 5 6 7 8 9 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 A2 A3 A4 A5 A7 A8 A9 A11 D Q0 D Q7 E2 W VCC VSS A0 A1 A6 A10 A12 E1 N C D Q1 D Q2 D Q6 D Q5 D Q4 D Q3 M C M 6264 G 7.2.3 RAM MCM62647.2.3 RAM MCM6264 该芯片是摩托罗

36、拉公司生产的静态该芯片是摩托罗拉公司生产的静态RAMRAM，2828脚双列直插封装。脚双列直插封装。1024 4位位RAM2114的结构框图的结构框图4096个存储单元个存储单元排列成排列成6464列列的矩阵的矩阵地址译码器地址译码器输入输入/输出输出控制电路控制电路参考资料：参考资料：123456789181716151413121110A2A1A0A3A4A5A6A7A8A9CSGNDVCCD3D2D1D0R / WRAM 2114 管脚图管脚图故其容量为：故其容量为：1024字字4位又称为位又称为1K 4）RAM2114共有共有10根地址线，根地址线，4根数据线。根数据线。7.3 复杂可

37、编程逻辑器件复杂可编程逻辑器件(CPLD)7.3.1 CPLD的结构的结构7.3.2 CPLD编程简介编程简介7.3 复杂可编程逻辑器件复杂可编程逻辑器件(CPLD) 与与PAL、GAL相比，相比，CPLD的集成度更高，有更多的的集成度更高，有更多的输入端、乘积项和更多的宏单元；输入端、乘积项和更多的宏单元；每个块之间可以使用可编程内部连线每个块之间可以使用可编程内部连线(或者称为可编程或者称为可编程的开关矩阵的开关矩阵)实现相互连接。实现相互连接。CPLD器件内部含有多个逻辑块，每个逻辑块都相当于器件内部含有多个逻辑块，每个逻辑块都相当于一个一个GAL器件器件; 逻辑块 逻辑块 逻辑块 逻辑

38、块 逻辑块 逻辑块 逻辑块 逻辑块 7.3.1 CPLD的结构的结构 可 编 程 内 部 连 线 矩 阵 I/O I/O 更多成积项、更多宏单元、更多的输入信号。更多成积项、更多宏单元、更多的输入信号。通用的通用的CPLD器件逻辑块的结构器件逻辑块的结构 内部可编程连线区 n 宏单元 1 宏单元 2 宏单元 3 可编程乘积项阵列 乘积项分配 宏单元 m 内部可编程连线区 m m I/O 块 Xilnx XG500: 90个个36变量的乘积项变量的乘积项,宏单元宏单元36个个Altera MAX7000:80个个36变量的乘积项变量的乘积项,宏单元宏单元16个个 到上一个宏单元到上一个宏单元 来

39、自上一个宏单元来自上一个宏单元 乘积项分配电路乘积项分配电路 G G3 3 S S8 8 G G2 2 G G1 1 S S6 6 S S7 7 乘积乘积项置项置位位 全局复位全局复位 M M2 2 S S1 1 S S2 2 S S3 3 S S4 4 S S5 5 1 1 0 0 M M1 1 M M4 4 G G5 5 G G4 4 全局时钟全局时钟 3 3 S S R R D/TD/T C CLKLK FFFF M M5 5 全局置位全局置位 乘积项乘积项复位复位 乘积项输出使能乘积项输出使能 OEOE M M3 3 到内部可编到内部可编程连线区程连线区 PTOE PTOE 到下一个宏单元到下一个宏单元 来自下一个宏单元来自下一个宏单元 到到 I/OI/O 单元单元 OUTOUT 到到 I/OI/O 单元单元 3 3 XG500系列乘积项分配和宏单元系列乘积项分配和宏单元可编程可编程数据分配数据分配器器可编程数可编程数据选择器据选择器宏输出宏输出可编程内部连线可编程内部连线可编程内部连线的作用是实现