数电-时序逻辑电路练习题(修改)ppt课件

1、第第 6章章 时序逻辑电路时序逻辑电路 单项选择题单项选择题 填空题填空题11、时序逻辑电路在构造上、时序逻辑电路在构造上 ( ) 。 A必需有组合逻辑电路必需有组合逻辑电路 B 必需有存储电路必需有存储电路必有存储电路和组合逻辑电路必有存储电路和组合逻辑电路C D以上均正确以上均正确分分 析析 提提 示示 根据时序逻辑电路任一时辰的输出信号，不仅取决于该时辰的输入信号，还根据时序逻辑电路任一时辰的输出信号，不仅取决于该时辰的输入信号，还与输入信号作用前电路所处的形状有关的功能特点，在构造上必需有存储电路记与输入信号作用前电路所处的形状有关的功能特点，在构造上必需有存储电路记忆电路以前所处的形

2、状。忆电路以前所处的形状。22、同步时序逻辑电路和异步时序逻辑电路的区别在于异步时序逻辑、同步时序逻辑电路和异步时序逻辑电路的区别在于异步时序逻辑电路电路 ( ) 。 A没有触发器没有触发器 B没有一致的时钟脉冲控制没有一致的时钟脉冲控制 没有稳定形状没有稳定形状 C D输出只与内部形状有关输出只与内部形状有关 分分 析析 提提 示示 异步时序逻辑电路在构造上，各触发器的时钟端不接到同一个时钟信号上，异步时序逻辑电路在构造上，各触发器的时钟端不接到同一个时钟信号上，没有一致的时钟脉冲控制，形状变化时不和时钟脉冲同步没有一致的时钟脉冲控制，形状变化时不和时钟脉冲同步 。33、图示各逻辑电路中，为

3、一位二进制计数器的是、图示各逻辑电路中，为一位二进制计数器的是 ( ) 。ABCD分分 析析 提提 示示 一位二进制计数器的形状方程为一位二进制计数器的形状方程为 n1nQQ每作用每作用1 1个时钟个时钟CP CP 信号，形状变化信号，形状变化1 1次。次。按各电路的衔接方式，求出驱动方程按各电路的衔接方式，求出驱动方程 并代入特性方程并代入特性方程 。44、从、从0开场计数的开场计数的N进制增量计数器，最后一个计数形状为进制增量计数器，最后一个计数形状为 ( ) 。 N A N N1 1 B N + 1 C 2 N 2 N D分分 析析 提提 示示 从从0开场计数的开场计数的N进制增量计数器

4、，其计数形状依次是进制增量计数器，其计数形状依次是0、1、2、 N1 ，共共 N 个计数形状。个计数形状。55、由、由 n 个触发器构成的计数器，最多计数个数为个触发器构成的计数器，最多计数个数为 ( ) 。 n 个个 A n2 B 2n 个个 C 2n 2n 个个 D分分 析析 提提 示示 每个触发器每个触发器 Q 端有端有 0、1 两种能够形状，两种能够形状， n 个触发器有个触发器有 2n 种能够的形状，最种能够的形状，最多计数个数为多计数个数为 2n 个个 。66、假设构成一个十二进制计数器，所用触发器至少、假设构成一个十二进制计数器，所用触发器至少 ( ) 。 12 12 个个 A

5、3 个个B 4 个个 C 6 个个D分分 析析 提提 示示 进制数进制数 N = 12，设触发器的个数为，设触发器的个数为n，按，按 N 2n 关系计算关系计算n ，并取最小整数，并取最小整数， n = 4。77、4个触发器构成的个触发器构成的8421BCD码计数器，其无关形状的个数为码计数器，其无关形状的个数为( ) 。 6 个个 A 8 个个 B 10 个个 C不定不定D分分 析析 提提 示示 8421BCD码计数器为十进制计数器，有效形状数为码计数器为十进制计数器，有效形状数为10个，个， 4个触发器共有个触发器共有 24 = 16 个形状，无效形状数个形状，无效形状数 = 1610 =

6、 6个。个。88、以下计数器中，不存在无效形状的是、以下计数器中，不存在无效形状的是 ( ) 。 二进制计数器二进制计数器 A 十进制计数器十进制计数器 B 环形计数器环形计数器 C 扭环形计数器扭环形计数器 D分分 析析 提提 示示 n 个触发器构成的个触发器构成的n 位二进制计数器，位二进制计数器， 2n 个形状全部为有效形状，不存在无个形状全部为有效形状，不存在无效形状。效形状。99、异步计数器如图示，假设触发器当前形状、异步计数器如图示，假设触发器当前形状Q3 Q2 Q1为为110，那么在时，那么在时钟作用下，计数器的下一形状为钟作用下，计数器的下一形状为 ( ) 。A101B111C

7、010D 000分分 析析 提提 示示 各触发器的形状方程：各触发器的形状方程： ，i = 1, 2, 3 ni1niQQ各触发器的时钟条件：各触发器的时钟条件： CP1 = CP, CP2 = Q1, CP3 = Q2 触发器具备时钟条件时按形状方程改动形状，不具备时钟条件时形状不变。触发器具备时钟条件时按形状方程改动形状，不具备时钟条件时形状不变。各触发器的初始形状各触发器的初始形状 ： 110n1n2n3QQQ CP1 ，使，使 ，Q1 变化变化 为为 0 1，出现上升沿，出现上升沿，10n11n1QQ Q1 ，使，使 ，Q2 变化变化 为为 1 0，出现下降沿，出现下降沿，01n21n

8、2QQ Q2 ，使，使 。1n31n3QQ1010、异步计数器如图示，假设触发器当前形状、异步计数器如图示，假设触发器当前形状Q3 Q2 Q1为为011，那么在时，那么在时钟作用下，计数器的下一形状为钟作用下，计数器的下一形状为 ( ) 。A100B110C010D 000分分 析析 提提 示示 各触发器的形状方程：各触发器的形状方程： ，i = 1, 2, 3 ni1niQQ各触发器的时钟条件：各触发器的时钟条件： CP1 = CP, CP2 = Q1, CP3 = Q2 触发器具备时钟条件时按形状方程改动形状，不具备时钟条件时形状不变。触发器具备时钟条件时按形状方程改动形状，不具备时钟条件

9、时形状不变。各触发器的初始形状各触发器的初始形状 ： 011n1n2n3QQQ CP1 ，使，使 ，Q1 变化变化 为为 1 0，出现下降沿，出现下降沿，01n11n1QQ Q1 ，使，使 ，Q2 变化变化 为为 1 0，出现下降沿，出现下降沿，01n21n2QQ Q2 ，使，使 。10n31n3QQ1111、由、由4位二进制计数器位二进制计数器74LS161构成的恣意进制计数器电路如图示，构成的恣意进制计数器电路如图示，计数时的最小形状是计数时的最小形状是 ( ) 。 0000 0000 A 1111B 0110 C 0001 D分分 析析 提提 示示 图示电路，构成恣意进制计数器所用的方法

10、为进位输出图示电路，构成恣意进制计数器所用的方法为进位输出 C置于差数法置于差数法 。计数。计数范围为：范围为： 预置数输入端的数值预置数输入端的数值 0110 使进位输出使进位输出 C 为为1时的形状时的形状1111计数时的最小形状是计数时的最小形状是0110 。1212、由、由4位二进制计数器位二进制计数器74LS161构成的恣意进制计数器电路如图示，构成的恣意进制计数器电路如图示，计数器的有效形状数为计数器的有效形状数为 ( ) 。 16 16 个个 A 8 个个B 10 个个C 12 个个 D分分 析析 提提 示示 图示电路，构成恣意进制计数器所用的方法为图示电路，构成恣意进制计数器所

11、用的方法为 复位复位 法法 。计数范围为：计数范围为： 预置数输入端的数值预置数输入端的数值 0000 使使 为为0时的形状时的形状1001共共10个有效形状。个有效形状。LDLD1313、由、由4位二进制计数器位二进制计数器74LS161构成的恣意进制计数器电路如图示，构成的恣意进制计数器电路如图示，计数器的最大形状是计数器的最大形状是 ( ) 。 0000 0000A 1111B 1001C 0001D分分 析析 提提 示示 图示电路，构成恣意进制计数器所用的方法为图示电路，构成恣意进制计数器所用的方法为 复位复位 法法 。计数范围为：计数范围为： 预置数输入端的数值预置数输入端的数值 0

12、000 使使 为为0时的形状时的形状1001共共10个有效形状，计数器的最大形状是个有效形状，计数器的最大形状是1001。 LDLD1414、以下器件中，具有串行、以下器件中，具有串行并行数据转换功能的是并行数据转换功能的是 ( ) 。 译码器译码器 A 数据比较器数据比较器 B 移位存放器移位存放器 C 计数器计数器 D分分 析析 提提 示示 移位存放器采用串行输入、并行输出的任务方式，可实现串行移位存放器采用串行输入、并行输出的任务方式，可实现串行并行数据的并行数据的转换。转换。151、时序逻辑电路在任一时辰的稳定输出不仅与当时的输入有关，、时序逻辑电路在任一时辰的稳定输出不仅与当时的输入

13、有关，而且还与而且还与 有关。有关。 参参 考考 答答 案案 输入信号作用前电路所处的形状输入信号作用前电路所处的形状分分 析析 提提 示示 时序逻辑电路在构造上，有存储电路记忆电路以前所处的形状，从而使任一时序逻辑电路在构造上，有存储电路记忆电路以前所处的形状，从而使任一时辰的输出信号，不仅取决于该时辰的输入信号，还与输入信号作用前电路所处时辰的输出信号，不仅取决于该时辰的输入信号，还与输入信号作用前电路所处的形状有关。的形状有关。162、时序逻辑电路在构造上有两个特点：其一是包含由触发器等构成的、时序逻辑电路在构造上有两个特点：其一是包含由触发器等构成的 电路，其二是内部存在电路，其二是内

14、部存在 通路。通路。 参参 考考 答答 案案存储存储 反响反响 分分 析析 提提 示示 时序逻辑电路用触发器等存储电路记忆电路以前所处的形状；时序逻辑电路时序逻辑电路用触发器等存储电路记忆电路以前所处的形状；时序逻辑电路的内部反响将电路的输出形状反响到组合逻辑电路的输入端，与输入信号一同共的内部反响将电路的输出形状反响到组合逻辑电路的输入端，与输入信号一同共同决议组合逻辑电路的输出。同决议组合逻辑电路的输出。173、时序逻辑电路的、时序逻辑电路的 “现态现态 反映的是反映的是 时辰电路形状变化的结果，而时辰电路形状变化的结果，而 “次态次态 那么反映的是那么反映的是 时辰电路形状变化的结果。时

15、辰电路形状变化的结果。 参参 考考 答答 案案以前以前 当前当前分分 析析 提提 示示 当前输入信号当前输入信号 作用后，时序逻辑电路形状变化的结果为新的形状作用后，时序逻辑电路形状变化的结果为新的形状 ，称为，称为“次次态态 ；当前输入信号；当前输入信号 作用前，时序逻辑电路所处的形状作用前，时序逻辑电路所处的形状 ，称为，称为“现态现态 ，它是，它是以前时辰输入信号作用后电路形状变化的结果。以前时辰输入信号作用后电路形状变化的结果。184、时序逻辑电路按其不同的形状改动方式，可分为、时序逻辑电路按其不同的形状改动方式，可分为 时序时序逻辑电路和逻辑电路和 时序逻辑电路两种。前者设置一致的时

16、钟脉时序逻辑电路两种。前者设置一致的时钟脉冲，后者不设置一致的时钟脉冲。冲，后者不设置一致的时钟脉冲。 参参 考考 答答 案案同步同步 异步异步分分 析析 提提 示示 同步时序逻辑电路在构造上，各触发器的时钟端接到同一个时钟信号上，有同步时序逻辑电路在构造上，各触发器的时钟端接到同一个时钟信号上，有一致的时钟脉冲控制，形状变化时和时钟脉冲同步一致的时钟脉冲控制，形状变化时和时钟脉冲同步 。 异步时序逻辑电路在构造上，各触发器的时钟端不接到同一个时钟信号上，异步时序逻辑电路在构造上，各触发器的时钟端不接到同一个时钟信号上，没有一致的时钟脉冲控制，形状变化时不和时钟脉冲同步没有一致的时钟脉冲控制，

17、形状变化时不和时钟脉冲同步 。195、时序逻辑电路的输出不仅是当前输入的函数，同时也是当前形状的函数，这类时序逻、时序逻辑电路的输出不仅是当前输入的函数，同时也是当前形状的函数，这类时序逻辑电路称为辑电路称为 型时序逻辑电路；型时序逻辑电路； 时序逻时序逻辑电路的输出仅是当前形状的函数，辑电路的输出仅是当前形状的函数， 而与当前输入无关，而与当前输入无关， 或者不存在独立设置的输出，或者不存在独立设置的输出， 而以电路的形状直接作为输出，而以电路的形状直接作为输出， 这类时序逻辑电路称为这类时序逻辑电路称为 型时序逻辑电路。型时序逻辑电路。 参参 考考 答答 案案 Mealy Moore 分分

18、 析析 提提 示示 Mealy 型时序逻辑电路，输出信号不仅取决于前输入的函数，同时还是当前形型时序逻辑电路，输出信号不仅取决于前输入的函数，同时还是当前形状的函数。状的函数。 Moore型时序逻辑电路，输出信号仅是当前形状的函数。型时序逻辑电路，输出信号仅是当前形状的函数。 206、根据触发器时钟脉冲作用方式的不同，计数器有、根据触发器时钟脉冲作用方式的不同，计数器有 计数器计数器和和 计数器之分。前者一切触发器在同一个时钟脉冲作用下计数器之分。前者一切触发器在同一个时钟脉冲作用下同时翻转，后者触发器形状的翻转并不按一致的时钟脉冲同时进展。同时翻转，后者触发器形状的翻转并不按一致的时钟脉冲同

19、时进展。 参参 考考 答答 案案同步同步 异步异步分分 析析 提提 示示 同步计数器在构造上，各触发器的时钟端接到同一个时钟信号上，有一致的同步计数器在构造上，各触发器的时钟端接到同一个时钟信号上，有一致的时钟脉冲控制，形状变化时和时钟脉冲同步时钟脉冲控制，形状变化时和时钟脉冲同步 。 异步计数器在构造上，各触发器的时钟端不接到同一个时钟信号上，没有一异步计数器在构造上，各触发器的时钟端不接到同一个时钟信号上，没有一致的时钟脉冲控制，形状变化时不和时钟脉冲同步致的时钟脉冲控制，形状变化时不和时钟脉冲同步 。217、根据计数过程中，数字增、减规律的不同，计数器可分为、根据计数过程中，数字增、减规律的不同，计数器可分为计数器、计数器、 计数器和可逆计数器三种类型。计数器和可逆计数器三种类型。 参参 考考 答答 案案加法加法 减法减法 分分 析析 提提 示示 加法计数器：在时钟脉冲加法计数器：在时钟脉冲CPCP作用下，计数器递增规律计数。作用下，计数器递增规律计数。 减法计数器：在时钟脉冲减法计数器：在时钟脉冲CPCP