数字电子技术基础课后答案全解

1、.第 3 章 逻辑代数及逻辑门【 3-1】 填空1、与模拟信号相比， 数字信号的特点是它的 离散 性。一个数字信号只有两种取值分别表示为0和1。2、布尔代数中有三种最基本运算：与、或和非 ，在此基础上又派生出五种基本运算，分别为与非、或非、异或、同或和与或非。3、与运算的法则可概述为：有“ 0”出0，全“ 1”出1；类似地或运算的法则为有 ” 1”出”1”全， ”0”出0” 。4、摩根定理表示为：A B= AB； AB= AB。5、函数表达式Y= ABCD ，则其对偶式为Y = ( AB)C D 。6、根据反演规则，若Y= ABCDC ，则 Y( ABCD) C。7、指出下列各式中哪些是四变量

2、A B C D 的最小项和最大项。在最小项后的（）里填入 mi，在最大项后的（）里填入M i，其它填×（i 为最小项或最大项的序号）。(1)A+B+D(× );(2)ABCD(m7 );(3)ABC( × )(4)AB(C+D )(× );(5)ABCD(M 9 ) ; (6)A+B+CD(× );8、函数式F=AB+BC+CD写成最小项之和的形式结果应为m(3,6,7,11,12,13,14,15), 写成最大项之积的形式结果应为M ( 0,1,2,4,5,8,9,10 )9、对逻辑运算判断下述说法是否正确，正确者在其后（）内打对号，反之打&

3、#215;。（ 1） 若 X+Y=X+Z，则 Y=Z ； ( × )（ 2） 若 XY=XZ ，则 Y=Z ；( × )（3）若XY=XZ，则 Y=Z ；( )【 3-2】用代数法化简下列各式112= ABCD ABD ACD AD(1) F = ABC AB(2) F(3)F3ACABCACDCD(4) F4ABC(ABC)(A BC )A CDABC【 3-3】 用卡诺图化简下列各式(1)F1BCABABC(2)F2 ABBCBCABCAB(3)F3ACACBCBC(4) F4ABCABDACDCDABCACDABACBCA D.或AB AC BC(5)F5ABCACA

4、BD(6) F6ABCDABCADABCABACBDABCCD(7)F7ACABBCD BDABDABCD(8)F8ACAC BD BDABDBDABCDABCDABCDABCD(9) F9 A(CD) BCDACDABCDCDCD(10)F 10= F10ACAB BCDBECDECABAC BD EC【 3-4】 用卡诺图化简下列各式(1)P1( A,B,C)=m(0,1,2,5,6,7)ABAC BC(2)P2(A,B,C,D)=m(0,1,2,3,4,6,7,8,9,10,11 ,14)ACADB CD(3) P (A,B,C,D)=m(0,1,4,6,8,9,10,12,13,14,

5、15)ABBCADBD3(4)P4 (A,B,C,D)= M 1 ? M 7A BCBCD【 3-5】用卡诺图化简下列带有约束条件的逻辑函数（1） P1A,B,C, Dm(3,6,8,9,11,12)d (0,1,2,13,14,15) ACBDBCD(或ACD)(2)P (A,B,C,D)=m(0,2,3,4,5,6,11 ,12)d (8,9,10,13,14,15)BC BCD2(3)3=A CDABCDABCDAD ACDBCD (或 ABD )AB+AC=0P(4)P= ABCDABCDAB4（A B C D 为互相排斥的一组变量，即在任何情况下它们之中不可能两个同时为1）【 3-6

6、】已知 :Y1= ABACBDY2 = ABCDACDBCDBC用卡诺图分别求出Y1Y2 ，Y1Y2 ，Y1Y2 。解：先画出 Y 1 和 Y 2 的卡诺图，根据与、或和异或运算规则直接画出Y1 Y2，Y2Y1Y2 Y1的卡诺图，再化简得到它们的逻辑表达式：Y1 Y2 = ABDABCCDY1Y2= ABCBDY1Y2 = ABCDABC BCDACD.第 4 章集成门电路【4-1 】 填空1在数字电路中，稳态时三极管一般工作在开关（放大，开关）状态。在图4.1 中，若UI<0 ，则晶体管截止（截止，饱和） ，此时 U O= 3.7V （ 5V ，3.7V ，2.3V ）；欲使晶体管处于

7、饱和状态， U I 需满足的条件为UI 0.7VCC； c.U I0.7VCC）。在b （ a.U I>0； b.RcRbRcRb电路中其他参数不变的条件下，仅Rb 减小时，晶体管的饱和程度加深（减轻，加深，不变）；仅 Rc 减小时，饱和程度减轻 （减轻，加深，不变） 。图中 C 的作用是加速（去耦，加速，隔直） 。+ 5V+ 3VCRcGG2A1TuoBG3Rbui图 4.1图 4.22由 TTL门组成的电路如图 4.2所示，已知它们的输入短路电流为I 1.6mA ，高电S平输入漏电流IR 40A。试问：当 A=B=1时， G1 的灌（拉，灌）电流为3.2mA； A=0时， G1的 拉

8、（拉，灌）电流为 160A 。3图 4.3 中示出了某门电路的特性曲线，试据此确定它的下列参数：输出高电平UOH=3V ；输出低电平U OL=0.3V；输入短路电流 IS= 1.4mA；高电平输入漏电流I R= 0.02mA；阈值电平 UT=1.5V；开门电平 UON=1.5V；关门电平 UOFF= 1.5V；低电平噪声容限UNL =1.2V ；高电平噪声容限 U NH = 1.5V；最大灌电流 I OLMax =15mA；扇出系数 No=10 。UOUOHI I3VUOL3V0.02 mAOU I0.3V0.3VO1.5VO5mAIOH -1.4mAI OLU IO15mA图 4.34 TT

9、L 门电路输入端悬空时，应视为高电平（高电平，低电平，不定）；此时如用万用表测量输入端的电压，读数约为1.4V （ 3.5V ， 0V ， 1.4V ）。5集电极开路门（ OC 门）在使用时须在输出与电源（输出与地，输出与输入，输出与电源）之间接一电阻。6 CMOS门电路的特点：静态功耗极低（很大，极低）；而动态功耗随着工作频率的提高而增加（增加，减小，不变）；输入电阻很大（很大，很小） ；噪声容限高（高，低，等）于TTL门【4-2】电路如图4.4(a) (f) 所示，试写出其逻辑函数的表达式。.CMOSATTLACMOSAF2F3F1BB10k10051(a)(b)(c)ATTLACMOST

10、TLF4F5ABBF6100k10kB100k(d)(e)(f)图 4.4解： (a)F1A (b)F21 (c)F3AB(d)F4A B (e)F51 (f)F6B【4-3】图 4.5 中各电路中凡是能实现非功能的要打对号，否则打×。图(a)为 TTL门电路，图 (b)为 CMOS 门电路。解：AAA1AA5V100×1M×(a)1AAABATGVDD1M ××××(b)图 4.5【 4-4】要实现图 4.6 中各 TTL 门电路输出端所示的逻辑关系各门电路的接法是否正确？如不正确，请予更正。解：.AFABCDABF A

11、BCBCC×D×(a)(b)VC CRAFABCDABBCA B CCFDBFAX BXF ABX100 k（改为 10）A1A×B(c)(d)图 4.6【4-5】TTL 三态门电路如图4.7(a)所示，在图 (b)所示输入波形的情况下，画出F 端的波形。ABACFBC(a)(b)图 4.7解：当C1时， FAB；当C0时，FABAB。于是，逻辑表达式FABC(AB)CF 的波形见解图所示。ABCF.【4-6】图 4.8 所示电路中G1 为 TTL三态门， G2 为 TTL 与非门，万用表的内阻20k /V ，量程 5V 。当 C=1 或 C=0 以及 S 通或断

12、等不同情况下，U O1 和 UO2 的电位各是多少？请填入表中，如果 G2 的悬空的输入端改接至0.3V ，上述结果将有何变化？C0UO1 SU O2G1GV2图 4.8解：CS 通S 断1UO1 =1.4VUO1 =0V1UO2 =0.3VUO2 =0.3V0UO1 =3.6VUO1 =3.6V0UO2 =0.3VUO2 =0.3V若 G2 的悬空的输入端接至 0.3V ，结果如下表CS 通S 断1UO1 =0.3VUO1 =0V1UO2=3.6VUO2=3.6V0UO1=3.6VUO1=3.6V0UO2 =3.6VUO2 =3.6V【 4-7】已知 TTL 逻辑门 U oH=3V ，UoL

13、=0.3V ，阈值电平 U T=1.4V ，试求图 4.9 电路中各电压表的读数。解：电压表读数 V1=1.4V ， V2=1.4V ， V3=0.3V ， V4=3V ， V5=0.3V 。3.6 V0. 3 V3. 6 V1.4V V1 V2 1.4VV3 0.3V3V V43.6V3.6V0.3V V5图 4.9【4-8】如图 4.10(a)所示 CMOS 电路，已知各输入波形 A、B、 C 如图 (b)所示， R=10k ，请画出 F 端的波形。.AFBCR(a).ABC(b)图 4.10解：当 C=0 时，输出端逻辑表达式为F= AB；当 C=1 时，F = A ，即，F = AB

14、C + A C。答案见下图。ABCF【4-9】由 CMOS 传输门和反相器构成的电路如图4.11(a)所示，试画出在图 (b) 波形作用下的输出 U O 的波形（ UI1 =10VU I2=5V ）C10VU I1UoTGOU OUI2TGCO(a)(b)图 4.11解：输出波形见解图。C10V0uo10V5V0tttt.第 5 章 组合数字电路【 5-1】分析图 5.1 所示电路的逻辑功能，写出输出的逻辑表达式，列出真值表，说明其逻辑功能。ABYC图 5.1解：YABCABCABCABCm(0,3,5,6)ABC【5-2】逻辑电路如图5.2 所示：1写出 S、C、P、L 的函数表达式；2当取

15、 S 和 C 作为电路的输出时，此电路的逻辑功能是什么？XSYZCPL图 5.2【 5-2】解：1.SXYZCX(YZ)YZXYXZYZPYZL=YZ2. 当取 S 和 C 作为电路的输出时，此电路为全加器。【 5-3】图 5.3 是由 3 线 /8 线译码器 74LS138 和与非门构成的电路， 试写出 P1 和 P2 的表达式，列出真值表，说明其逻辑功能。BIN/OCTC00P11B12A23P274LS138 4516070图 5.3解：Pm(0,7)ABCABC1.P2m(1,2,3,4,5,6)ABBCAC 或 P2ABBCAC【 5-4】图 5.4 是由八选一数据选择器构成的电路，

16、试写出当G1G0 为各种不同的取值时的输出 Y 的表达式。YYG120MUXG01G74LS15170AEN01234567"1"B图 5.4解：结果如表 A5.4 所示。表 A5.4G1G0Y00A01AB10AB11AB【 5-5】用与非门实现下列逻辑关系，要求电路最简。P1m(11,12,13,14,15)P2m(3,7,11,12,13,15)P3m(3,7,12,13,14,15)解：卡诺图化简如图A5.5 所示。P1 CD00011110P2 CD00011110P3 CD00011110ABABAB0000000000100000100100000100100

17、10010111111111110111111100010100010100000图 A5.5P AB ACDPABC ACD ACDP3AB ACD12将上述函数表达式转换为与非式，可用与非门实现，图略。【 5-6】某水仓装有大小两台水泵排水，如图5.6 所示。试设计一个水泵启动、停止逻辑.控制电路。具体要求是当水位在H 以上时，大小水泵同时开动；水位在H、 M 之间时，只开大泵；水位在 M、 L 之间时，只开小泵；水位在L 以下时，停止排水。 （列出真值表，写出与或非型表达式，用与或非门实现，注意约束项的使用）MM21HML图 5.6解：1. 真值表如表 A5.6 所示；表 A5.6HML

18、F2F10000000101010× ×01110100× ×101× ×110× ×111112. 卡诺图化简如图 A5.6 所示；F2MLF 1ML00 01 11 100 001 11 10HH000100101111图 A5.63. 表达式为F2MF1MLHMHLH或按虚线框化简可得F1HML 。图略。【 5-7】仿照全加器设计一个全减器，被减数A，减数 B，低位借位信号J0，差 D ，向高位的借位 J，要求：1 列出真值表，写出 D 、 J 的表达式；2 用二输入与非门实现；3 用最小项译码器 74LS1

19、38 实现；4 用双四选一数据选择器实现。解：.1. 设被减数为 A，减数为 B，低位借位为 J0，差为 D，借位为 J。列真值表如表 A5.7所示。表 A5.7ABJ0DJ0000000111010110110110010101001100011111化简可得D ( A, B, J0 )m(1,2,4,7)ABJ 0J( A, B, J0 )m(1,2,3,7)AB J0AB2. 用二输入与非门实现的逻辑图见图A5.7(a) 。3.用 74LS138 实现的逻辑图见图 A5.7(b) 。4.用双四选一数据选择器实现的逻辑图见图A5.7(c) 。ADBJ0J(a)BIN/OCT0DJJ001B

20、1DA1G0MUX2A2B0374LS15331D2D4EN1 0123EN20123"1"5J"1"6& EN7J0(b)(c)图 A5.7【5-8】设计一组合数字电路，输入为四位二进制码B3B2B1B0，当 B3B2B1B0 是 BCD8421 码时输出 Y=1；否则 Y=0。列出真值表，写出与或非型表达式，用集电极开路门实现。解：1.根据题意直接填写函数卡诺图，如图A5.8(a) 所示。化简为0 的最小项，可得输出 Y的与或非式YB3 B2B3 B1.2. 用集电极开路门实现的逻辑图见图A5.8(b) 。Y B1B0B3B200011110

21、001111+V CC011111R110000B 1YB 3101100B 2(a)(b)图 A5.8【 5-9】试用最小项译码器 74LS138 和和一片 74LS00 实现逻辑函数P1( A, B)m(0,3)P2( A, B)m(1,2,3)解：本题有多种答案，答案之一如图A5.10所示，其余答案请同学自行设计。BIN/OCTP2B001A12P1234"1"56&EN7图 A5.10【 5-10】试用集成四位全加器74LS283 和二输入与非门实现BCD8421 码到 BCD5421 码的转换。解：将 BCD8421 码转换为 BCD5421 码时，则前五

22、个数码不需改变，后五个数码需要加3，如表 A5.11 所示。表 A5.11被加数 (BCD8421)加数和 (BCD5421)A3A2A 1A0B3B2B1B0S3S2S1S0000000000000000100000001001000000010001100000011010000000100010100111000011000111001.011100111010100000111011100100111100由表可得 74LS283的加数低两位的卡诺图，见图A5.11(a) 所示。设BCD8421 码输入为DCBA ，则化简可得B1 = B0 = D+CB+CA=D CB CA用 74L

23、S283 和二输入与非门实现的逻辑图见图A5.11(b) 。B1/B 0BAS3S2 S1S0DC00011110C474LS283C0000000A3 A2 A1 A0 B3 B2 B1 B001011111A1011BCD(a)(b)图 A5.11【 5-11】设计一个多功能组合数字电路，实现表5.1 所示逻辑功能。表中C1，C0 为功能选择输入信号； A、B 为输入变量； F 为输出。1、列出真值表，写出F 的表达式；2、用八选一数据选择器和门电路实现。表 5.1C1C0F00A+B01AB10AB11AB解：1. 输出 F 的表达式为FC0 ABC0 ABC1 ABC0 ABC1C0

24、AB2. 用八选一数据选择器和门电路实现逻辑图如图A5.12 所示。图中D0=D 3=D4=D 7=B； D1=1；D 2=0 ；D 5=D6= B.FFC120MUXC01G74LS151A07EN01234567"1"B图 A5.12【 5-12】电路如图 5.12(a)所示。1. 写出 L，Q，G 的表达式，列出真值表，说明它完成什么逻辑功能。2. 用图 5.12 (a)、 (b) 所示电路构成五位数码比较器。LY A<BY A=B Y A>B(A<B)AQi(A=B) i74LS85B(A>B) iGA 3A2A1A0B3 B2B1B0(a)

25、(b)图 5.12解：1. 输出函数表达式为LABGABQABAB该电路为一位数码比较器。2. 将一位数码比较器的输出 L 、Q、G 接到 74LS85 的串行输入端即可。【 5-14 】解：设合格为“ 1”，通过为“ 1”；反之为“ 0”。根据题意，列真值表见表A5.14 。表 A5.14ABCF00000010010001101000101111011111.化简可得【 5-13】某汽车驾驶员培训班进行结业考试，有三名评判员，其中A 为主评判员， B 和 C为副评判员。在评判时，按照少数服从多数的原则通过，但主评判员认为合格，方可通过。用与非门组成的逻辑电路实现此评判规定。解：设合格为“

26、1”，通过为“ 1”；反之为“ 0”。根据题意，列真值表见表A5.14 。表 A5.14ABCF00000010010001101000101111011111化简可得FABACAB.AC【 5-14】分析图 P5.16 所示电路中，当 A、B、C、D 只有一个改变状态时，是否存在竞争冒险现象？如果存在，都发生在其他变量为何种取值的情况下？ABYCD图 5.14解：由图可知表达式为YACDABDBCCD当 B=0 且 C=D=1 时：Y= AA当 A=D =1 且 C=0 时： Y=B+ B当 B=1,D=0 或 A=0,B=D =1 时： Y=C + C当 A=0,C=1 或 A=C =1,

27、B=0 时： Y=D + D.第6章 触发器【 6-1】已知由与非门构成的基本 RS 触发器的直接置 “0端”和直接置 “1端”的输入波形如图 6.1 所示，试画出触发器Q 端和 Q 端的波形。R dS dQQ图 6.1解：基本 RS 触发器 Q 端和 Q 端的波形可按真值表确定， 要注意的是，当 Rd 和 Sd 同时为“ 0” 时， Q 端和 Q 端都等于“ 1”。 Rd 和 Sd 同时撤消，即同时变为“ 1”时， Q 端和 Q 端的状态不定。见图 6.1（ b）所示，图中 Q 端和 Q 端的最右侧的虚线表示状态不定。RdS dQ不定状态Q图 6.1（ b）题 6-1 答案的波形图【 6-2

28、】触发器电路如图 6.2(a)所示，在图 (b)中画出电路的输出端波形，设触发器初态为“0。”QQRdSdQRdSdQ(a)(b)图 6.2解：此题是由或非门构成的RS 触发器，工作原理与由与非门构成的基本RS 触发器一样，只不过此电路对输入触发信号是高电平有效。参照题6-1 的求解方法，即可画出输出端的波形，见图6.2(c) 。RdSdQQ不定状态图 6.2(c)【 6-3】试画出图 6.3 所示的电路，在给定输入时钟作用下的输出波形，设触发器的初态为 “0。”“1”R1JYCPC11KQSZ.CP图 6.3解：见图 6.3(b)所示，此电路可获得双相时钟。CPQQYZ图 6.3(b)【 6

29、-4】分析图 6.4 所示电路，列出真值表，写出特性方程，说明其逻辑功能。QQDCP图 6.4解：1真值表 (CP=0 时，保持； CP=1 时，如下表）DnQnQn+10000101011112特性方程Qn+1=D n3该电路为锁存器（时钟型 D 触发器）。 CP=0 时，不接收 D 的数据； CP =1 时，把数据锁存，但该电路有空翻。【 6-5】试画出在图 6.5 所示输入波形的作用下， 上升和下降边沿 JK 触发器的输出波形。设触发器的初态为 “0。”CPJK.图 6.5解：见图 6.5(b) 所示。CPCPJJKKQQ图 6.5(b)【 6-6】试画出图 P6.6(a)所示电路，在图

30、 6.6(b) 给定输入下的 Q 端波形，设触发器初态为“0。”1JQCPCPC1DD1KQQ(a)(b)图 6.6解：见图 6.6(b) 所示。CPDQ图 6.6(b)【 6-7】根据特性方程，外加与非门将 D 触发器转换为 JK 触发器，应如何实现？若反过来将 JK 触发器转换为 D 触发器，应如何实现？解： J-K 触发器特性方程Qn 1JQ nKQ nD 触发器特性方程Q n 1DD 触发器转换为J-K 触发器DJQ nKQ nJ Qn KQ n 如图 6.7（ a）所示。J-K 触发器转换为D 触发器JD ， KD如图 6.7（ b）所示。（ a）（ b）图 6.7【 6-8】电路如

31、图6.8(a) 所示，触发器为维持阻塞型D 触发器，各触发器初态均为“0”。1在图 (b) 中画出 CP 作用下的Q0Q1 和 Z 的波形；.2分析 Z 与 CP 的关系。FF 0FF11DQ 0Q 1Q1DQC1C1CPQRQ0Q1CPZZ(a)(b)图 6.8解： 1、 CP 作用下的输出 Q01和 Z 的波形如下图；2、 Z 对 CP 三分频。QCPQ1Q2ZZ【 6-9】电路如图 6.9(a)所示，试在图 (b) 中画出给定输入波形作用下的输出波形，各触发器的初态均为 “0；”根据输出波形，说明该电路具有什么功能？FF0FF1A1DQ1DQFC1C1CP(a)CPAF(b)图 6.9解：输出波形图见图6.9(c)CPAF图 6.9(c)【 6-10】电路如图 6.10所示，试在图 (b) 中画出给定输入波形作用下输出端Q0和 Q1 的波形，设各触发器的初态均为“0。”.FF0Q0FF1Q1 CP1DQ1DQAC1CPC1AQQQ0RQ1(a)(b)图 6.10解：输出波形图见图6.10(c)CPABC图 6.10(c)【 6-11】电路如图6.11 所示，试在图 (b) 中画出给定输入波形作用下输出端Q0 和Q1波形，各触发器的初态均为 “0。”FF01Q0FFQ1“ 1 ”1JQ1JCPQAAC1CPC11K“ 1 ”1KQQ0RQ1(