数字频率计设计与制作.

1、数字频率计设计与制作王峰 ,电子工程系摘 要: 数字频率计是一种可以用十进制数字显示被测信号频率的测量仪器。 被测信号可以是任何周期性变化的信号如正弦波、 方波、三角波等等。 如果加入放大电路，通过传感器则可以对许多微弱的、规律的物理量进行测量，例如声音、机械振动、转速的频率等等。 使用频率计能让我们直观的看到信号的频率， 其方便性、简单性、准确性使其具有较高的实用价值。 因此数字频率计是一种应用很广泛的仪器，在计算机、通讯设备、自动化等科研生产领域起着重要作用。对于本次课题“数字频率计设计与制作” , 我选用了 555 定时器产生时基信号，单稳态触发器 74LS273来控制电路中的锁存，计数

2、器 74LS90来计数， 74LS48 进行译码并通过数码管显示。运用数字集成芯片给设计减少了很多不必要的麻烦。关键词： 数字频率计；锁存；译码；计数Digital Frequency Meter Design and FabricationWangfeng, Electronic Information EngineeringAbstract: Digital Frequency Meter is a measuring device, it can using decimal numeral reveal the signal frequency. The measured signal

3、was variety seasonal signal, such as sinusoidal wave, square wave, triangle wave and so on. If we using amplify circuit, we can also use sensing element measuring so many faint and regular signals, for example voice, inflexible vibrate and rotation rate. Digital Frequency Meter canmake us intuitivel

4、y sight the signal frequency, it s conveniently, simply and accuracy so it has enormously worthy in many fields, include computer, communicationapparatus, automation equipment and so on.For about this subject study, the Digital Frequency Meter Design and Fabrication,I select 555_timer produce a norm

5、al time signal, using Monostable Trigger 74LS273 constitute flip-latch, using counter flip-flop 74LS90 count, using 74LS48 constitute a code translator and usig Mixie light reveal frequency. Apply digital integrated circuit chip help me save so many time and reduce a number of inconvenience.Key word

6、s: Digital Frequency Meter; flip-flop; code translator; counter1 设计原理及意义1.1基本设计原理数字频率计的主要功能是测量周期信号的频率。频率是单位时间（ 1s）内信号发生周期变化的次数。 如果我们能在给定的 1S时间内对信号波形计数， 并将计数结果显示出来， 就能读取被测信号的频率。 数字频率计首先必须获得相对稳定与准确的时间，因此在此次设计中以 555定时器为主设计一个多谐振荡器，用来产生一个相对准确的能产生 1s脉宽的时基信号。 同时将被测信号如正弦波、 三角波、方波转换成幅度与波形均能被数字电路识别的脉冲信号， 然后通过

7、计数器计算这 1s的时间间隔内被测量的信号产生的脉冲个数， 然后再经过锁存器将计数器所计的数锁存起来， 最后在经过译码器把锁存器锁存的二进制数译码， 将其换算后通过数码管显示出来，这就是此次数字频率计设计的基本原理。1.2课题意义1. 通过设计数字频率计巩固数字逻辑电路知识。3. 熟悉基准时间产生电路的基本工作原理。4. 熟悉计数器、译码器、七段数码管的功能及应用。5. 对仿真设计过程有一个基本了解熟悉仿真软件的使用。6. 提高实际设计能力，使工程能力得到实际锻炼。2 设计思路按照图 2所示的逻辑图所示。 首先，我们要获得一个标准的固定宽度 1秒的方波脉冲做门控制信号。其次，要把这个标准的信号

8、和被测信号相“与”，通过门控制信号可以获得 1秒钟内通过脉冲的个数，此脉冲直接进入计数器进行计数，然后通过译码显示其频率。 最后，要设计的是对计数器和锁存器的控制， 这个的基本思路是在时基电路脉冲的上升沿到来时闸门开启 , 计数器开始计数，在同一脉冲的下降沿到来时，闸门关闭，计数器停止计数。同时，锁存器产生一个锁存信号输送到锁存器的使能端将结果锁存 , 并把锁存结果输送到译码器来控制数码管，这样就可以得到被测信号的数字显示的频率。所以综合上面所说的可以将数字频率计的电路分为四大部分即：时基电路、闸门电路、逻辑控制电路以及可以控制的计数、锁存、译码、显示电路。设计框图如图 1所示。在数字电路中，

9、频率计属于时序电路，它主要由具有记忆功能的触发器构成，在计算机及各种数字仪表中，都得到了广泛的应用。因此，它是一种测量范围较广的通用型数字仪器。 本次课题就是用来研究简单的计数式数字频率计的设计。被闸计锁译显测门数存码示信电器器器器号路时基电路逻辑控制电路图 1 设计框图图2 逻辑图3 主要芯片介绍3.1 555 定时器555定时器内部结构的简化原理图如图3所示。它由 3个阻值为 5k的电阻组成的分压器、两个电压比较器A1和 A2、基本 RS触发器、集电极开路的放电三极管T组成。定时器的主要功能取决于比较器，比较器的输出控制 RS触发器和放电三极管1 T的状态。图中 RD为复位输入端2，当 R

10、D为低电平时，不管其他3输入端的状态如何，输出 Q为低电平。因此在正常工作时，应将其接高电平。V CCRDD8455K&QV C+1R1THV 1-AQ365KTLV 2+A2&Q2-SC5KDT71VSS图3555电路结构图555定时器的功能表如下图所示B低触发端清零端 RD高触发端Qn 1放电管 T功能T LTH00导通直接清零12 VCC1 VCC0导通置 033A2111置 1V CCV CC截止33Qn12VCC21 VCC不变保持1333图4 555 功能表3.2芯片 74LS9074LS90为中规模 TTL集成计数器，可实现二分频、五分频和十分频等功能，它由一个二

11、进制计数器和一个五进制计数器构成。其引脚排列图和功能表如下所示：44图5 74LS90引脚图图6 74LS90功能表3.3芯片 74LS27374LS273是8位数据 / 地址锁存器，他是一种带清除功能的 8D触发器。1脚是复位 CLR，低电平有效，当 1脚是低电平时，输出脚 2(Q0) 、5(Q1) 、6(Q2) 、 9(Q3) 、12(Q4) 、 15(Q5) 、16(Q6) 、19(Q7) 全部输出 0，即全部复位；当 1脚为高电平时，11(CLK)脚是锁存控制端，并且是上升沿触发锁存，当 11脚有一个上升沿，立即锁存输入脚 3、4、7、8、13、14、17、18的电平状态，并且立即呈现

12、在在输出脚 2(Q0) 、5(Q1) 、6(Q2) 、9(Q3) 、12(Q4) 、15(Q5)、16(Q6) 、19(Q7) 上。管脚图和功能图如下图 7所示。D18D为数据输入端， Q1Q8为数据输出端， 正脉冲触发，低电平清除，常用作 8位地址锁存器。图7 74LS273管脚图和功能表3.4芯片 74LS48在本次设计中使用译码器 74LS48将 74LS273锁存的二进制数值进行译码，用来驱动七段数码管显示。它的管脚图如下图所示。图8 74LS48引脚图4 电路设计4.1闸门电路闸门电路由与非门组成， 该电路有两个输入端和一个输出端， 输入端的一端被测信号，另一端接控制信号。 闸门是否

13、开通受门控信号的控制， 当门控信号为高电平时，闸门开启；而当门控信号为低电平时，闸门关闭。只有在闸门开启的时间内，被测信号才能通过闸门进入计数器。图 9 闸门电路4.2时基电路时基电路是通过 555定时器、电阻、电容组成的多谐震荡器实现，两个暂态时间分别为 :T0.7(R1 R5 R6 ) C T2 0.7R6 C 重复周期为 T T1 T2 。构成电路如图 4所示。其作用是控制计数器的输入脉冲。当标准时间信号到来时，闸门打开，被测信号通过闸门进入计数器开始计数；当标准时间脉冲下降沿到来时，闸门关闭，计数器无脉冲输入停止计数。 频率计算公式 :f 1.43 (R1R5 2R6 )C) ，而我们

14、要得到脉宽 1s的脉冲则又由公式 T 0.7(R1 R 5R6) C；T20.7R6 C 重复周期为 TT1 T2 ，其中 T1 为脉冲宽度且为了使 T2的值小一些。因此我们可以计算出各个参数通过计算确定了R1 取 47K欧姆 ,R5取 100K欧姆 ,R6取36K欧姆 ,电容取 10uF。这样我们得到了比较稳定的脉冲。得到的时基仿真图形如下图4所示，此时的脉冲宽度大概为1s，而低电平时间也较短，即符合设计要求。图 10 时基信号波形图图 10 时基电路4.3逻辑控制电路本设计采用 74LS123组成逻辑控制电路， 芯片的功能表如图 6所示，构成的控制电路如图 7所示。由时基电路产生的脉冲来一

15、个下降沿时， 74LS123将会产生一个高脉冲，让锁存器锁存住频率，同时激发下一个 74LS123产生一个高脉冲，让计数器清零，直到时基电路的下一个上升沿到来才开始下一次计数。 当被测信号通过闸门进入计数电路， 于是计数器译码器同时工作， 从而记下所测信号频率值。当控制电路转为其他状态时， 闸门关闭， 计数器停止工作， 数码管继续显示所测频率值。直到有一次循环，计数器清零，数码管显示消失，到此为止，频率计完成一次测量。脉冲信号可由两个单稳态触发器74LS123产生，它们的脉冲宽度公式 t w RCln3 1.1RC决定。由芯片的功能表可以得出， 当 1CLR 1B 1、触发脉冲从 1A端输入时

16、，在触发脉冲的负跳变作用下，输出端 1Q 可获得一负脉冲。图 11 74ls123 功能表图 12 逻辑控制电路4.4计数器电路为了提高计数速度， 确保测量的精度， 可采用同步计数器。 其特点是计数脉冲作为时钟信号同时接于各位触发器的时钟脉冲输入端， 在每次时钟脉冲沿到来之前，根据当前计数器状态，利用逻辑控制电路，准备好适当的条件。当计数脉冲沿到来时，所有应翻转的触发器同时翻转， 同时也使用所有应保持原状的触发器不该变状态。本设计中计数器电路采用十进制计数器 74LS90，它不仅可用于对脉冲进行计数，还可用于分频， N位进制计数器就是 N分频器。被测信号由闸门开通送入计数器，记录所测信号频率值

17、传入译码显示电路中， 显示器显示测得频率值； 待闸门关闭，计数器停止工作；电路则继续工作进行下次循环，计数器清零，显示器数值消失，频率计完成一次测量。组成电路如下图8所示。图 13 计数电路4.5锁存器锁存器是构成各种时序电路的存储单元电路，其具有低电平（逻辑 0）和高电平（逻辑 1）两种稳定状态，一旦状态被确定，就能自行保持，锁存器是一种脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。本次实验电路采用 74LS273锁存器，构成的电路图如下图 9所示。其作用是将计数器在 1s结束时锁记得的数进行锁存， 使显示器上能稳定地显示此时计数器的值。当1s计数结束时， 通过逻辑电

18、路产生信号送入锁存器， 将此时计数的值送入译码显示器。选用两个 8位锁存器 74LS273可以完成上计数功能。 当时钟脉冲 CP的正跳变来到时，锁存器的输入等于输入，即 Q=D，从而将计数器的输出值送到锁存器的输出端正脉冲结束后，无论 D为何值，输出端 Q的状态仍保持原来的状态的 Q不变。所以在计数期间内，计数器的输出不会送到译码显示器。图 14 锁存电路4.6译码显示电路图 15 译码显示电路译码显示电路的原理构成如上图 10所示。译码器是采用把用 BCD码表示的十进制数转换成能驱动数码管正常显示的段信号， 以获得数字显示。 选用译码器时其输出方式必须与数码管匹配。此次译码显示电路由 7段发

19、光数码管和输出高电平有效的译码器 74LS48组成。74LS48的内部有升压电阻， 因此可以直接与显示器相连，其作用是把 BCD码表示的十进制数转换成能驱动数码管正常显示的段信号，从而使数码管可以发光获得数字显示以便于直观的得到输入信号的频率。5. 总体仿真图图 16 仿真图5.1设计过程本次设计是采用Multism10进行的仿真设计，在确定自己的毕业设计题目后，在老师的指导下首先通过自己在图书馆和网上查找了一些相关资料了解了有关数字频率计设计的一些基本情况，然后开始选择设计方案。 在咨询老师后老师给出了两种方案， 一种是采用单片机设计一种是采用数字电路进行设计。因为对单片机知识方面掌握的欠缺

20、最终选择数电进行设计。确定设计方案后开始进行设计，主要过程如下：1. 分析数字频率计的主要类别、各自的工作原理和主要性能指标。2. 设计一个基于数字电路原理的简易频率计，能测量 0-9999Hz 范围内的频率，并将得到的频率通过数码管显示出来。3. 通过 Multisim10 仿真软件进行仿真设计，分析各模块的功能，给出总的仿真原理图。5.2仿真结果分析图 17 仿真结果图通过图 12 的仿真结果图可以看到当仿真的时间到达1.069s 左右时，时基电路将会产生负跳沿， 此时闸门将关闭。 计数电路将把计入的被测信号的脉冲个数送人锁存器锁存， 而译码电路则把锁存的数据译码在通过数码管显示出来，即所

21、得到的信号频率。通过上面的仿真图可以看到在时间为 1.069s 左右时得到的频率为 1069hz，与所给的被测信号为 1000hz 的频率没有太大的误差。所以电路基本符合设计的要求。5.3问题分析在本次设计中虽然已经得到了仿真结果，但还是在设计过程中遇到了很多问题，刚开始时因为对仿真软件的不熟悉对软件里的很多功能还不是很了解， 在用到时却不知从何下手， 一些元器件不知在哪里能找到， 即使找到也会发现与自己所找的资料有所不同。 所以也花费了很大一部分精力去学习了解软件和去查找需要替代的元件。在调试电路时， 刚开始电路连接完成进行仿真数码管并没有被点亮， 软件也会报错。之后检查电路发现因为连线太多， 出现了一些线路接错的情况。 在调节时基电路时，为了得到准确的 1s 时基信号需要调整滑动电阻的阻值，但总会出现偏差，最后只能调节使其接近理想值。6. 小结本课题采用纯数字电路， 根据设计中要实现的功能， 在指导老师精心教导下，通过自己认真地分析、实践，确立方案，