数电课设6进制计数器资料

1、成绩评定表学生姓名班级学号专业Ik自动化课程设计题目数字电子课程设计评语组长签字：成绩日期2013年7月8日课程设计任务书学院信息科学与技术专业自动化学生姓名班级学号课程设计题目1六进制同步减法计数器（无效态：010，011）; 2串行序列发生器（检 测序列：101110）; 3基于74161芯片仿真设计24进制加法计数器并 显示计数过程实践教学要求与任务：1）米用头验箱设计、连接、调试八进制减步加法计数器。2）采用实验箱设计、连接、调试串行序列发生器。3）米用multisim仿真软件建立复杂的计数器电路模型；4）对电路进行理论分析；5）在multisim 环境下分析仿真结果，给出仿真时序图；

2、6）撰写课程设计报告。 工作计划与进度安排：第1天：1. 布置课程设计题目及任务。2. 查找文献、资料，确立设计方案。第2-3天：在实验室中设计、连接、调试三位二进制计数器及串行序列检测器电路。第4天：1. 安装multisim 软件，熟悉multisim 软件仿真环境。在 multisim 环境下建立 电路模型，学会建立元件库。2. 对设计电路进行理论分析、计算。3. 在multisim 环境下仿真电路功能，修改相应参数，分析结果的变化情况。第5天：1. 课程设计结果验收。2. 针对课程设计题目进行答辩。3. 完成课程设计报告。指导教师：2013年 月 日专业负责人：2013年 月 日学院教

3、学副院长：2013年 月 日目录1课程设计的目的与作用 11.1 设计任务 11.2所用multisim软件环境介绍 12. 实验设计方案 32.1六进制同步减法计数器的设计（无效态 010, 011） 3课程设计的目的 3设计过程 3状态图 3触发器名称 3状态方程.驱动方程.时钟方程 4设计的逻辑电路图 6实验仪器 6实验结论 72.2.串行序列发生器的设计（检测序列为 101110） 7课程设计的目的 7设计过程 7触发器名称 8时钟方程.状态方程.驱动方程.输出方程 8设计的逻辑电路图 10实验仪器 11实验结论 112.3 74161构成异步清零CR端归零二十四进制计数器 11课程设

4、计目的 11实验原理 11设计过程 12实验仪器 13实验电路图 13实验结论 14参考文献 141课程设计的目的与作用随着科技的进步和社会的发展，数字电路在各种电器中的应用越来越广泛。0、1代码的简易变换能够实现复杂的逻辑功能使得数字电路的实现效率很高。课程设计的目的是通 过实际设计并搭建一些简易但典型的数字电路来加深对各逻辑器件逻辑功能的理解。课程 设计能够使我们更进一步理解课堂上所学的理论知识，同时又能锻炼我们的动手能力和分 析问题解决问题的能力。1.1设计任务1六进制同步减法计数器（无效态：010, 011）；2串行序列发生器（检测序列：101110）;3基于74161芯片仿真设计24

5、进制加法计数器并显示计数过程。1.2所用multisim软件环境介绍Multisim 是加拿大 IIT 公司（Interrative Image Technologies Ltd ）推出的基于Windows的电路仿真软件，由于采用交互式的界面，比较直观、操作方便，具有丰富的元 器件库和品种繁多的虚拟仪器，以及强大的分析功能等特点，因而得到了广泛的引用。针对不同的用户，提供了多种版本，例如学生版、教育版、个人版、专业版和超级专 业版。其中教育版适合高校的教学使用。Multisim 7 主界面。启动 Multisim，就会看到其主界面，主要是由菜单栏、系统工 具栏、设计工具栏、元件工具栏、仪器工具

6、栏使用中元件列表、仿真开关、状态栏以及电 路图编辑窗口等组成。如下图1.1所示。Multisim 7提供了丰富的元器件。这些元器件按照不同的类型和种类分别存放在若干 个分类库中。这些元件包括现实元件和虚拟元件。所谓的现实元件给出了具体的型号，它 们的模型数据根据该型号元件参数的典型值确定。而所谓的虚拟元件没有型号，它的模型 参数是根据这种元件各种元件各种型号参数的典型值，而不是某一种特定型号的参数典型 值确定。另外，Multisim 7 元件库中还提供一种3D虚拟元件，这种元件以三维的方式显 示，比较形象、直观.。Multisim 7 容许用户根据自己的需要创建新的元器件，存放在用户元器件库中

7、。女口 1.2图所示弋比<询隹啓鸣=卄益a也匕应話曰诃丫好豐治rI电略L母卫样需占亍於三16E ft适：LH首却囹U耳師令国皆謀乎屈舟"匡G * uo73 * ?EQ hj|_图l.lmultisim 电路编辑窗口Multisim 7提供了品种繁多、方便实用的虚拟仪器。比如数字万用表、信号发生器、 示波器等17种虚拟仪器。点击主界面中仪表栏的相应的按钮即可方便地取用所需的虚拟 仪器如图所示。毛 0飞陀总舜m”飞：+可*吹诉£ 垮里 曙曲餉 回 w半日零 ?o J图1.2multisim 元件库fe* »*S4-HMrll<M>lJH1_jij r

8、_e:mh|图1.3虚拟仪器2.实验设计方案2.1六进制同步减法计数器的设计（无效态010, 011）课程设计的目的1、了解二进制同步计数器的工作原理和逻辑功能2、掌握计数器电路的分析，设计方法及应用。3、学会正确使用JK触发器。设计过程Cp六进制同步减法计数器无效状态（010，011）图1.3设计总框图状态图2.1.4触发器名称/1111 110图1.4实验状态图选用三个CP下降沿触发的边沿JK触发器74LS112状态方程.驱动方程.时钟方程时钟方程:CP=CF0=CR=CPn 亠n1Q000111100111000XXXXXX1001100110101图1.5六进制同步减法计数器次态卡诺图

9、n n1Q00011110010XX10111图1.6 Q2n+1的卡诺图10XX001000011110图1.7 Q1n+1的卡诺图由卡诺图得出的状态方程nq210XX100100011110n+1图 1.8 Q0的卡诺图n n nQQQn nQQnQQ由状态得出的驱动方程n nQ1 Q0K2n nQ1Q0n nQ2Q0K1n nQ2 Q0J0K。1经检查无效状态010和011不能构成循环即能自启动设计的逻辑电路图X1UH002.5 V2.5 VDCCLHEX74ALISUWI- - -r =74LS15112D74J4L5USM亠 AlGIiD74ALSOOH74LI*1WL也.11图1.

10、9逻辑连接图ngglEIHB图2.0实验仿真结果实验仪器(1)数字原理实验系统一台(2) 集成电路芯片74LS08两片.74LS112三片实验结论经过实验可知，满足时序图的变化，且可以进行自启动。实验中的碰到的小问题告诉 我们，学习和理解理论知识会使实验设计更合理。设计要尽可能简单明了且能说明问题， 实验前应确保芯片可以正常使用，检查导线好坏，避免导线内部断裂造成实验失败。实验 过程中所用芯片引脚较多，要细心认真。2.2.串行序列发生器的设计(检测序列为101110)课程设计的目的1、了解串行序列发生器的工作原理和逻辑功能2、掌握串行序列发生器电路的分析，设计方法及应用。3、学会正确使用JK触

11、发器。设计过程输入脉7cp_串行序列发生器 串行序列输出图2.1实验设计总框图1) a.确定触发器的数目电路状态数量M=6代入2n-1 M 2n，计算得n=3,电路需要3个触发器b.电路状态编码电路状态So S3用两个触发器的状态组合QiQ来表示，取So 的编码为111,110,100,101,001,000 。(2)选定触发器，求出电路状态方程、输出方程和驱动方程a. 确定触发器类型，JK触发器。b. 逻辑函数化简，写出状态方程，输出方程，驱动方程。n 1n 1n 1选用卡诺图化简的方法。可得次态变量 Q2 ,Q1 ，Q0和输出变量丫的卡诺图,触发器名称选用三个CP下降沿触发的边沿JK触发器

12、74LS112两个74LS08和两个74LS00时钟方程.状态方程.驱动方程.输出方程时钟方程：CP=CP°=CP=CPn n1QQn、0001111000X1L0图2.3输出Y的卡诺图Q 1Q000111100111000XXXXXX1101001110100图2.4次态卡诺图图2.6 Q in+1的卡诺图图2.7 Qon+1的卡诺图由卡诺图得出的状态Q；n 1Q1n 1QonQ1nQon nQ?Qon nQ1 Qon nQ2Q0n nQ2Q1由状态得出的驱动方程J2n nQ2Q0K1n nQ2 Qon nQQ1Kon nQ2Q1由丫的卡诺图求出输出方程Y QOQ2Q1经检测，系统

13、可以自启动设计的逻辑电路图vccO2.5 V2.5 V2.5 VoUBA7ZA XinAlltttfttt2AMi*加74L SOO-DZGNOLI4A74LSOODILJ6A74LSQOOU6AHi74LS112DU10A图2.8逻辑连接图226实验仪器(1) 数字原理实验系统一台(2) 集成电路芯片 74LS112D 74LS00D 74LSO8D 74AS04N 74AS32N实验结论通过对串行序列的理解，分析设计出合理的状态图，确定所需芯片的种类和个数，根据状态图所得到的卡诺图，确定各个方程，在实验室连线即可验证设计的正确性。该串行序 列101110通过在实验台上连线及电路的仿真可知其

14、设计合理正确。实验中，应该认真检 查线路，遇到问题尽量自己解决，达到锻炼自身能力的目的2.3 74161构成异步清零CR端归零二十四进制计数器课程设计目的1、了解计数器的工作原理和逻辑功能2、掌握计数器电路的分析，设计方法及应用。3、学会正确使用集成芯片。实验原理74161 :与74LS161同为计数芯片，功能一样，可同步置零，也可异步清零，清零后继续 从头开始计数，从而实现不同进制的计数状态。如图10： CP是输入计数脉冲，也就是加到各个触发器的时间信号端的时钟脉冲，CR是清零端；LD是置数控制端；D。D3是并行输入数据端；CO是进位信号输出端；Q。 Q4是计数器状态输出端。U4AQABQB

15、CQCDQDENPRCOENTLOAD CLRzCLK-2-0345141312111574LS161D图 2.9 74LS161 芯片输入输出CRLDCTpCTtCPD。D1D2D3on1Q；1Q；1Q；1CO0XXXXXXXX0000010XX*tdod1d2d3dod1d2d31111tXXXX计数110XXXXXX保持11X0XXXXX保持0图3.0 74161状态表设计过程CP输入脉冲集成芯片做成的控计数器不同进*制计数图3.1设计总框图将两片74161级联，由于74161采用异步清零方式，所以:S NS 2424 1011000CRQQ其它输入端：LD1D o D1D2D30CTP0CTT01CTP1CTT1CO时钟方程CR) CPCP233实验仪器集成芯片74LS161 一片，74ALS00M与非门一片，LED灯五个，显示器两个实验电路图VCC11O25X5K200/lALSUQMU2.5 VOTZZJCka1ADCsUGDCD HEXDCO HEX1211图3.1实验接线图图3.2实验仿真结果实验结论通过对实验仪器的理解与对实验原理的正确运用，连接出如上所示的电路接线图，经 multisim 仿真后可成功实现进制可控的计数状态，分别为同步25进制、35进制，异步6进制。在这次课程设计中，我查阅了资料，询问过老师，