计数电路设计与制作

1、单元2 计数电路设计与制作一、N进制设计要点用中规模集成计数器芯片可以实现任意进制计数器。有两种方法：其一为反馈清零法。其二为反馈置数法。在设计N进制计数器时，一般要掌握以下的几个关键点：（1）芯片数量、类型的确定：当NM（M是该芯片的计数器的状态数）。只需一片模M半数器。若NM，则需要多片了；若以十进制显示则应选用十进制集成计数器，无此要求则可根据电路功能需要及选用方便程度进行选择。当电路对工作速度有要求时，则可选用同步计数器，否则可任选。（2）对集成计数器功能彻底掌握。计数器触发翻转时刻是在CP的上升沿还是下降沿计数器清零、置数是同步还是异步，是高电平有效还是低电平有效集成计数器的计数时序

2、只有掌握这些关键之处才能正确选择用以反馈的某组输出代码，才能确定向高位进位的信号，才能采用合适的电路来实现N进制计数器。二、计数电路设计数字钟的计数电路是用两个60进制计数电路和24进制计数电路实现的。数字钟的计数电路的设计可以用反馈清零法。当计数器正常计数时，反馈门不起作用，只有当进位脉冲到来时，反馈信号将计数电路清零，实现相应模的循环计数。以六十进制为例，当计数器从00，01，02，59计数时，反馈门不起作用，只有当第60个秒脉冲到来时，反馈信号随即将计数电路清零，实现模为60的循环计数。下面将分别介绍60进制分、秒计数器和24进制小时计数器。 方案一：采用74LS160构成60、24进制

3、计数器1、中规模集成同步计数器74LS160 74LS160是十进制计数器，具有异步清零、同步置数、加1计数及保持等功能。共引脚排列及逻辑符号如图2-1所示。（74SL161的引脚结构与74SL160完全相同）：图2-1 74LS160引脚图及其逻辑符号2、74LS160的逻辑功能：74LS160是十进制可预置计数器，具有计数、同步置数、保持和异步清零等功能，表2-1为74LS160的逻辑功能表，具体说明如下：（1）当=0时，=0000，为异步清零，无需CP配合。（2）当=0和=1时，在CP的上升沿时可将数据置入，即为同步置数。（3）当=1、=1、使能端=1时，计数器则在CP上升沿作用下按84

4、21BCD码循环计数，当计数器状态达到1001时，CO为1，产生进位输出。（4）当=1、=1、=0、=×时，和进位输出CO均处于保持状态。（5）当=1、=1、=×、=0时，处于保持状态，进位输出CO为0。表2-1 74LS160的逻辑功能 功 能 0 × × 1 同步预置 1 0 × 1 × 保 持 1 × 0 1 × 保持（CO=0）× × × 0 ×异步清零 1 1 1 1 计 数3、利用74LS160构成6进制计数器(a) 利用预置数法构成模6的计数 (b) 利用清零法

5、构成模6的计数器图2-2用74LS160构成6进制计数器74LS161是4位二进制计数器，计数状态由（0000）2-（1111）2，其引脚结构与74LS161完全相同，构成6进制计数器的方法与74LS160相同。4、利用74LS160、74LS161构成60进制计数器 图2-3 用74LS160、74LS161构成60进制计数器工作原理：利用十进制计数器74LS160设计10进制计数器显示个位 。计数器的1脚接高电平，7脚及10脚接1。因为7脚和10脚同时为1时计数器处于计数工作状态，个位和十位的2脚相接从而实现同步工作，15脚（串行进位输出端）接十位的7脚和10脚。个位计数器由Q3Q2Q1Q

6、0（0000）2增加到（1001）2时产生进位，并十位部计数器的2脚脉冲输入端CP，从而实现10进制计数和进位功能。利用74LS161和74LS00设计6进制计数器显示十位 ：7脚和10脚接个位计数器的15脚（串行进位输出端），当个位计数器由Q3Q2Q1Q0（0000）2增加到（1001）2时产生进位，并十位部分开始计数，通过74LS00对Q2Q1与非接入74LS161的1脚清零端和分个位计数器的2脚脉冲输入端CP，从而实现6进制计数器和进位功能。 4、利用74LS160、74LS161构成24进制计数器图2-4 用74LS160、74LS161构成60进制计数器方案二：采用74LS390构成

7、60、24进制计数器1、中规模集成同步计数器74LS39074LS390是双十进制计数器，具有双时钟输入，并具有下降沿触发、异步清零、二进制、五进制、十进制计数等功能，共引脚排列及逻辑符号如图2-5（a）（b）所示。、是CP脉冲输入端，为输出端。 (a)74LS390引脚图 (b)74LS390逻辑符号图图2-5 74LS390引脚图和逻辑符号2、74LS390的逻辑功能：表2-2 74LS390的逻辑功能输 入输 出逻 辑 功 能CR 1 × ×0 0 0 0异 步 清 零0 × 01二 进 制 计 数 器0 × 000 100 五 进 制 计 数 器

8、0 0000 1001十 进 制 计 数 器（1）异步清零：CR为高电平时直接清0，与CP信号无关（即异步清零）。（2）二进制计数器：CP接端，为下降沿触发，有相应的状态变化（0 1）。（3）五进制计数器：CP接端，为下降沿触发，三个输出端有相应的状态变化（000 100）。（4）十进制计数器：将直接与相连接，由作输入脉冲可构成8421BCD码十进制计数器。3、采用74LS390构成60进制计数器（1）如图2-6所示是用74LS390构成的60进制计数器接线图，按图正确连接电路，两个计数器构成接（即3脚接4脚，13脚接12脚）分别构成十进制计数器。而接至，、通过与门反馈到两个CR清零端（或2C

9、R清零端），构成60进制计数器。图2-6 用74LS390实现60进制计数器3、用74LS390构成24进制计数器图2-7 用74LS390实现24进制计数器（1）如图2-7所示是用74LS390构成的24进制计数器接线图，两个计数器的接（即3脚接4脚，13脚接12脚）分别构成十进制计数器，而接至 ，、通过与门反馈到两个CR清零端，构成24进制计数器。方案三：采用74LS90（92）构成60、24进制计数器1、十进制计数器 74LS90 74LS90是二五十进制计数器， 该芯片是异步清零异步置数异步十进制计数器。它有两个时钟输入端CPA和CPB。其中，CPA和组成一位二进制计数器；CPB和组成

10、五进制计数器。74LS90的管脚图如图2.5所示。图2.5 74LS90的管脚图若将与相连接，时钟脉冲从输入，则构成了8421BCD码十进制计数器。74LS90有两个清零端R0（1）、R0（2），两个置9端R9（1）和R9（2），其BCD码十进制计数时序如表2-3，二五混合进制计数时序如表2-4，状态表如表2-5所示，表2-3BCD码十进制计数时序 表2-4 二五混合进制计数时序CP CP 0 0 0 0 0 0 0 0 0 01 0 0 0 1 1 0 0 0 12 0 0 1 0 2 0 0 1 03 0 0 1 1 3 0 0 1 14 0 1 0 0 4 0 1 0 05 0 1 0

11、1 5 1 0 0 06 0 1 1 0 6 1 0 0 17 0 1 1 1 7 1 0 1 08 1 0 0 0 8 1 0 1 19 1 0 0 1 9 1 1 0 0表2-5 74LS90状态表2 、异步计数器74LS92异步计数器 74LS92是 二六十二进制计数器，即和组成二进制计数器，和在74LS92中为六进制计数器。当和相连，时钟脉冲从输入，74LS92构成十二进制计数器。74LS92的管脚图如图2.6所示。图2.6 74LS92的管脚图3、用74LS90、92构成60进制计数器60进制计数器个位由74LS90来实现，该芯片是具有异步清零的异步十进制计数器。当和相连，时钟脉冲从

12、输入，74LS90构成十进制计数器。60进制计数器十位由74LS92来实现，该芯片是具有异步清零的异步二六十二进制计数器。当和相连，时钟脉冲从输入，74LS92构成十二进制计数器。用74LS92构成6进制方法有两种：方法之一：由74LS92的时序可知，输出000-101 六个状态，在译码显示时，译码器的D不与相连而直接接地。方法之二：采用反馈清零法，由计数时序可见当第6个CP脉冲过后翻转成1000，正好产生一个上跳，以此作为清零信号反馈到74LS92的清零端便实现了六进制计数。图2-7 60进制计数器如图2.-7所示60进制计数器电路中，74LS92作为十位计数器，在电路中采用六进制计数；74LS90作为个位计数器在电路中采用十进制计数。当74LS90的14脚接振荡电路的输出脉冲1Hz时74L