计算机组成原理试题和答案

1、计算机组成原理题集含答案 题库题目总数 :293第一章 单选题、控制器、运算器与存储器合起来一般称为 （ 主机）：I/O 部件内存储器外存储器主机2、冯 ? 诺依曼机工作方式得基本特点就是（按地址访问并顺序执行指令）按地址访问并顺序执行指令精确结果处理存储器按内部地址访问自动工作 、输入、输出设备以及辅助存储器一般统称为 （ 外围设备 ） ： /O 系统外围设备外存储器执行部件4、计算机硬件能直接识别与执行得语言就是（机器语言）： 高级语言汇编语言机器语言符号语言 判断题5、若某计算机字代表一条指令或指令得一部分，则称数据字（错） 6、若某计算机字就是运算操作得对象，即代表要处理得数据，则称指

2、令字（错）。、数字计算机得特点 : 数值由数字量（如二进制位）来表示，运算按位进行。（对 ）、模拟计算机得特点 : 数值由连续量来表示，运算过程就是连续得。 （对）填空题、 系统软件包括 : 服务程序、语言程序、（操作系统 ） 、数据库管理系统。0、 计算机系统得发展按其核心部件采用器件技术来瞧经历了五代得变化, 分别就是（电子管 ）、（ 晶体管） 、（集成电路 ） 、（大规模集成电路）、 （巨大规模集成电路 ） 五个部分。11、 计算机系统就是一个由硬件与软件组成得多级层次结构， 这通常由（微程序级 ） 、（一般机器级 ）、（ 操 作系统级）、 （ 汇编语言级 ） 与（ 高级语言级 ） 等组

3、成，在每一级上都可以进行（程序设计）。12、 计算机得软件一般分为 （系统软件 ）与（应用软件）两大部分。3、 计算机得硬件基本组成包括 （ 控制器） 、（运算器 ）、 （存储器）、（输入设备）与（输出设备）五个 部分。简答题4、什么就是存储容量 ?什么就是单元地址 ? 存储器所有存储单元得总数称为存储器得存储容量。灭个存储单元都有编号，称为单元地址。 、什么就是外存？简述其功能。外存：为了扩大存储容量 , 又不使成本有很大得提高， 在计算机中还配备了存储容量更大得磁盘存储器与光 盘存储器，称为外存储器 , 简称外存。外存可存储大量得信息 , 计算机需要使用时 , 再调入内存。 6、什么就是内

4、存 ?简述其功能。内存：一般由半导体存储器构成，装在底版上，可直接与CPU交换信息得存储器称为内存储器，简称内存 .用来存放经常使用得程序与数据 .7、指令与数据均存放在内存中，计算机如何区分它们就是指令还就是数据？ 取指周期中从内存读出得信息流就是指令流，而在执行器周期中从内存读出得信息流就是数据流 . 1、什么就是适配器？简述其功能。适配器就是外围设备与主机联系得桥梁 , 它得作用相当于一个转换器，使主机与外围设备并行协调得工作。19、什么就是 CPU？简述其功能。运算器与控制器合在一起称为中央处理器，简称CP，它用来控制计算机及进行算术逻辑运算。20、冯诺依曼体系结构要点二进制；存储程序

5、顺序执行；硬件由运算器、控制器、存储器、输入设备、输出设备组成 第二章单选题、下列数中最小得数为 (c) ：101001B52Q29D3H2、一个 8位二进制整数，采用补码表示，且由3个“1”与 5个“”组成 ,则其最小值就是( c)： - 2732125-33、若某数得真值为 -0 、1010，在计算机中该数表示为 1、0110，则该数所用得编码方法就是 (b) 码 :原移4、某数在计算机中用 8421BCD码表示为 0111 1 00 10，其真值就是：( a) 78 D78H87D 1 10001 01B5、float 型数据通常用 IEE74单精度浮点数格式表示、若编译器将fl at

6、型变量 x分配在一个 32 位浮点寄存器 F！中,且 x=-8 、2， 则 FR1得内容就是（ a ）C 040000HC24200C1840000HC1C00006、不属于 AL得部件有（ ）加法器或乘法器移位器逻辑运算部件指令寄存器7、处理器中得 ALU采用（ b ） 来实现时序电路组合逻辑电路控制电路模拟电路、当且仅当 （ ）发生时， 称为浮点数溢出（上溢）阶码上溢尾数上溢尾数与阶码同时上溢 尾数或阶码上溢 9、某浮点数采用 IEE754单精度格式表示为 C5100 H，则该数得值就是（ b）（ 注:选项中 内得值 为上标 ）-1 、 125 10 1 、 125 2 0、125* 10

7、- 、 25*2 110、在 C程序中， in 类型得变量得值为 1088。程序执行时，先被存放在 1位得寄存器 1中, 然 后被算术右移 4 位。则此时 R1 中得内容以 16 进制表示就是 （b ）FBC0HFFCH0FCH8B11、补码表示得 8 位二进制定点小数所能表示数值得范围就是（b）0、111111 0、 111111- 、 0000000B0、 111 11B-0 、 11111 1 1、 00000、 000000B1、 00000012、下列数中最大得就是（ a）100000 010000110（ BCD码）55H1、某机字长 3位，其中 1位符号位 ,3 位表示尾数 .

8、若用定点小数表示，则最大正小数为：（）+（ 1 2-32 ） （ 1 -2 3 ）232 14、若浮点数尾数用补码表示 , 则判断运算结果就是否为规格化数得方法就是: （c） 阶符与数符相同为规格化数阶符与数符相异为规格化数数符与尾数小数点后第一位数字相异为规格化数数符与尾数小数点后第一位数字相同为规格化数15、算术 逻辑运算单元 7 81AL可完成： （）1种算术运算功能16种逻辑运算功能16种算术运算功能与 16 种逻辑运算功能位乘法运算与除法运算功能判断题16、ASCII 码即美国国家信息交换标准代码 .标准 ACII 码占位二进制位 ,共表示 51种字符。 （ 错）17、引入浮点数得目

9、得就是在位数有限得前提下，扩大数值表示得范围。（对）1、机器码就是信息在计算机中得二进制表示形式。（ 对）填空题1、 设有七位二进制信息码 11 ,则低位增设偶校验码后得代码为（ 011010 ）.2、 两个 BCD码相加 , 当结果大于 9 时，修正得方法就是将结果（加 6）, 并产生进位输出 .21、 浮点运算器由（阶码运算器 ） 与（尾数运算器）组成，它们都就是（定点 ） 运算器。只要求能执行（阶 码运算器）运算 , 而（加法与减法）要求能进行 （位数运算器 ）运算 .、 现代计算机得运算器一般通过总线结构来组织。按其总线数不同，大体有（单总线结构）、 （ 双总 线结构 ） 与（ 三总线

10、结构）三种形式。2、 提高加法器运算速度得关键就是 （ 降低进位信号得传播时间 ） 。先行进位得含义就是（低有效位得进 位信号可以直接向最高位传递）。、 对阶时，使（小）阶向 （大）阶瞧齐，使 （小）阶得尾数向（右）移位，每 （右）移一位，其阶码加一， 直到两数得阶码相等为止。、 在进行浮点加法运算时， 需要完成为 （0 操作数检查 ） 、（阶码加 /减操作） 、（尾数乘 /除操作） 、（结 果规格化）、（舍入处理）与（确定积得符号）等步骤。26、 按I EE754规范,一个浮点数由 （符号位 S）、（阶码 ）、（尾数 M）三个域组成，其中得值等于指数得 加上一个固定。27、 移码表示法主要用

11、于表示（浮点数）得阶码E, 以利于比较两个（指数）得大小与（对阶 ） 操作。2、 （ 6或 H）异或 13得值为 （58D） .29、为了提高运算器得速度，可以采用 （先行）进位、 （阵列）乘除法、流水线等并行措施。30、设机器数字长为 8位（含1符号位）, 若机器数为 81H（十六进制） ,当它分别代表原码、 补码、反码与移码时，等价得十进制整数分别为（1） 、（ - 27） 、（ 126）与（1 ）计算题31、X得补码为： 10101101, 用负权得概念计算 X得真值。 =1*+1*+1*+1 *+=-8332、已知 A 101×（ -0 、 01000）， B 2 100&#

12、215;、 110110, 按浮点运算方法计算、 （方括号内就是阶码 ）1110;0 、 01 1033、设浮点数字长 16位，其中阶码 4位（含位阶符） ,尾数 1位（含 1位数符）, 将 51/128转换成二进制规格化浮点数 （ 要求阶码采用移码 ,尾数采用补码，二进制表示）。并给出 此浮点数格式得规格数表示范围 .正确答案：， 11； 0、 110 000正数 2 9 7*（ 2 11）负数34、设阶为 5位（包括2位阶符） , 尾数为位（包括 2位数符） , 阶码、尾数均用补码表示， 完 成下列取值得 X ,X Y运算:（1 ） X=2-11×、 1011 Y210×

13、;（、 01 1）将规格化得： y=×（ 0、 11 10） x浮=1 1,00 、 100101 y 浮 111,11、 00100 y浮=1101, 、 11110 对阶 E补 =Ex补+Ey 补= 101+00 1=000 Ex=E 尾数相加 相加 相减 0、 0101 00 、 001 1+1、 00010 +0、 111100 - - - - - - - 11 、 1001 01、 0001 x y 浮=110， 1、 0 01 左规 x+y浮=1100，、 010010 y=×（、 1 11）xy浮=1101，01、10001 右规 -y浮 1110，00、11

14、0001舍入处理得 xy 浮 110， 00、 10001 x y×、 11003、已知与 Y, 用变形补码计算， 同时指出运算结果就是否溢出 . （1） X=0、 1 011= -0 、 1 （） X0、111 Y=0 、 11011 （3） X=0 、 1 11 Y=-0 、 0011解： （1 ）先写出 x 与得变形补码 , 再计算它们得差 x 补=00、 11011y 补11、00001补 = 0、 1111 x-y 补=x 补+ 补= 0、11 1+00、11 1=01、 00 运算结果双符号不相等为正溢出X- =+1、 （2）先写出 x 与y 得变形补码，再计算它们得差x

15、补=0、 10111y 补= 0、 110 -y 补=1、 00101 x补=00、10111+11、 00 01= 1、 110 x y-0 、 001B无溢出 （3 ）先写出 x与y得变形补码 ,再计算它们得差 x 补=0、 1011补、 1101-y 补、 1011 x y 补 x补+-y 补 00、 011+0、 1 011 01、 110运算结果双符号不相等为正溢出X =1、011B36、已知 X 与 Y, 用变形补码计算 X+Y, 同时指出运算结果就是否溢出 .（ ）X=0、1101Y=、0011 （2）X= 0、11011 Y= -0 、 10 01 （ 3）X= 0、 1110

16、 Y 0、00001解: （1） 先写出与 y 得变形补码再计算它们得与 补=00、110 y补 =00、00011y 补= x补+ 补= 0、 011+00、 0 1、 11110 x y=、1 B无溢出。 （2） 先写出与 y 得变形补码再计算它们得与 x补=00、101y 补=1、 0101x+y 补=x 补+y 补=00、1101 11、01011=00、 0010 x 0、001B无溢出 .（3 ）先写出 x 与y 得变形补码再计算它们得与 x补=1、 0010 补 1、 1111 x+y 补=x补 + 补 1、00 +11、 1 11=11、 10 x+y= 0、1 111B 无溢

17、出37、写出十进制数 5得 EE 754 编码。写出十进制数 -5 得 IEE 5编码简答题8、某加法器进位链小组信号为 CCC2C1 , 低位来得信号为 C0 ,请分别按下述两种方式写出 C4C3C2 得逻辑表达式。 （ ） 串行进位方式 （2） 并行进位方式解: （1）串行进位方式 : C1=G1+P1 0 其中:G1=A1B1， 1=AB1 C G P C1 G2= 2 2， 2=A2B2 3 G P32 =A3B3，P3A3 C4=G 3 G =A4B4， PA4B4 （ 2）并行进位方式 : =G +P1C0 2=G2+P2 1P2P1C0C3 G3+P3G2+P P2G +P P2

18、 1 0C4 G4+4G3+ 3G+P 3P2G1+P4P3P2P1C0其 中 G4， P4表达式与串行进位方式相同。 、什么就是奇偶校验码？奇偶校验码用于检验信息在传输、 存储与处理过程中出现得错误。 奇偶校验码只就是一种最简单得检错码， 只能检错不能纠错，且仅能检出奇数个错误。40、简述计算机中采用二进制代码得优点 .（1 ）技术上容易实现； （2）运算规则简单； （3） 可借助于逻辑代数来分析、研究；（4） 与其它进制得转换容易。第三章 单选题1、下面说法正确得就是半导体 RAM信息可读可写 , 且断电后仍能保持记忆半导体 A属挥发性存储器 , 而静态得 RA存储信息就是非挥发性得静态

19、RAM、动态 AM都属挥发性存储器，断电后存储得信息将消失RM不用刷新 , 且集成度比动态 AM高，断电后存储得信息将消失2、存储单元就是指 :C存放一个二进制信息位得存储元存放一个机器字得所有存储元集合存放一个字节得所有存储元集合存放两个字节得所有存储元集合、采用虚拟存储器得主要目得就是 B提高主存储器得存取速度扩大存储器空间，并能进行自动管理提高外存储器得存取速度扩大外存储器得存储空间4，16、某 RAM芯片，存储容量为 4K×16 位, 该芯片得地址线与数据线数目为：1， 646，16，6、计算机系统中得存贮器系统就是指 : M存贮器RM存贮器主存贮器 内存贮器与外存贮器6、交

20、叉存储器实质上就是一种 (a )存储器，它能执行独立得读写操作多模块，并行多模块，串行整体式 , 并行整体式，串行7、相联存储器就是按 ( )进行寻址得存储器地址指定方式堆栈存取方式内容指定方式地址指定与堆栈存取方式结合8、在主存与 CP之间增加 cahe 得目得就是 c增加内存容量提高内存得可靠性解决 CPU与内存之间得速度匹配问题增加内存容量 , 同时加快存取速度9、存储周期就是指 b存储器得读出时间存储器进行连续读与写操作所允许得最短时间间隔存储器得写入时间存储器进行连续写操作所允许得最短时间间隔判断题0、存储元存储八位二进制信息 , 就是计算机存储信息得最小单位。错1、存储器带宽指单位

21、时间里存储器所存取得信息量 , 就是衡量数据传输得重要指标。常用单位有 :位/秒或字节 / 秒。对12、Cc主要强调大得存储容量 , 以满足计算机得大容量存储要求。错13、外存（辅存）主要强调快速存取 ,以便使存取速度与 CPU速度相匹配 . 错1、计算机存储器功能就是记忆以二进制形式表示得数据与程序。对填空题15、 DRAM存储器得刷新一般有（集中式 ） 、（分散式 ）与（异步式）三种方式 ,之所以刷新就是因为（有电荷泄漏 , 需要定期补充）。16、 虚拟存储器只就是一个容量非常大得存储器 （逻辑）模型,不就是任何实际得 （物理）存储器,按照主存 - 外存层次得信息传送单位不同 , 虚拟存储

22、器有（段）式、（页 ）式与 （段页式）三类。7、 虚拟存储器指得就是（主存 ） 层次，它给用户提供了一个比实际空间大得多得（虚拟地址）空间 .8、 主存与 CAHE得地址映射有 （ 全相联）、（直接 ）、（组相联）三种方式 .19、 双端口存储器与多模块交叉存储器属于（并行）存储器结构, 前者采用（空间并行）技术，后者采用（时间并行）技术。0、 CPU能直接访问由（）与 （内存 ）, 但不能直接访问（外存）。21、 存储器得技术指标主要有 （存储容量 ）、（存取时间）、（存储周期 ） 与（存储器带宽） .2、 对存储器得要求就是 （容量大 ） ，（速度快） ，（成本低 ） ，为了解决这三方面得

23、矛盾，计算机采用 （多级 存储）与体系结构。计算题23、CU执行一段程序时 ,C CHE完成存取得次数为 00次，主存完成存取得次数为 00 次。已知 CAC E存取周期为 4ns, 主存存取周期为 10ns.分别求 C CHE得命中率 H、平均访问时间 a与 ACHE 主存系统得访问效率 e.（ ） h = 5000/ （ 0+200） = 6、 5 .（2）ta × tc+ （ 1 h）×t 40×96、 15%（ -9 、 5）× 0 44 、 ns.（3） c/ta = 0/4 、 62 89、6%。24、已知 cac e/主存得效率就是 8，平

24、均访问时间为 60n， cache 比主存快 4 倍，求主存得存取周 期与 cach得命中率。解：因为 :t = t / e 所以 : c = ta × = 0×0、 8 = 510n （ cac e 存取周期 ）因为： e 1 / r + （r )H m = t ×51 ×0 n （主存存取周期 ）所以 : H = 2 、 / 、 5 = 0、 94 25、设某 RAM芯片, 其存储容量为 16K×位，问： 1） 该芯片引出线得最小数目应该就是多少？ 2 ） 存 储器芯片得地址范围就是多少 ?解:（）1K2得14次方，所以地址线为 14根,字

25、长为 8位，所以数据线为根 ,加上芯片片选信号 CS， 读信号 RD，写信号 WR，电源线，地址线，器引出线最小数目应该为27 跟。（ ）存储器芯片得地址范围为 :00 0 FFFF。26、有一个 16×16 得存储器，用 1K×得 DRAM芯片（内部结构为 6×16）构成，设读 / 写周期为 0、 ms，问： 1） 采用异步刷新方式，如单元刷新间隔不超过2ms，则刷新信号周期就是多少 ? 2 ） 如采用集中刷新方式，存储器刷新一遍最少用多少读写周期?死时间率多少 ?解（1 ）刷新信号间隔为 MS/64=31、 ,此即刷新信号周期（2）设T为读/写周期，且列向组同

26、时进行刷新，则所需刷新时间为64,已知 T0、 MS,则死亡时间率 =64T/2000*1 0%、 32。7、设存储器容量为 32字，字长 64位, 模块数 m 4，分别用顺序方式与交叉方式进行组织。若存储周 期 T=00ns，数据总线宽度为 6位，总线传送周期 =5 ns。问：顺序存储器与交叉存储器得平均存取 时间、带宽各就是多少 ?2、某磁盘组共有个记录面 ,每毫米 5 道,每道记录信息为 12 2 B,最小磁道直径为 2毫米，共 有 275 道, 磁盘转速为 300转分。（ ） 最低位密度就是多少？（2 ）数据传输率就是多少 ?（3）平均等待时间就是多少？（ 1） 1 、 8 /mm（2

27、）6 400B/s（3）1 m2、某磁盘组有 5 个记录面 , 每个记录面得内磁道直径为 22cm，外磁道直径为 33cm，最大位密度为 1 00b t/cm ，道密度为道 /cm，转速为 3600 转/分。（1 ）计算每条磁道得容量；（ ）计算磁盘得数据传输率 ;（3 ）计算平均等待时间。（1） 每条磁盘得容量就是 102 B（2） 61 0BS（ 3 ）、 33m简答题3、说出至少三种加速与存储器之间有效传输得措施.答：主要有： 1） 加长存储器得字长 ） 采用双端口存储器 3 ） 加入 CCE ） 采用多体交叉存 储器31、存储保护主要包括哪几个方面？答: 存储保护一般涉及存储区域保护与

28、访问方式保护两大方面。前者主要有 页表保护、 键保护、 环保护等方式，后者则主要考虑对主存信息使用得读、写、执行三种方式得保护。、计算机存储系统分为哪几个层次？答: 计算机存储系统一般指： CPU内得寄存器、 CAC E、主存、外存、后备存 储器等五个层次应用题33、主存容量为 4 , 虚存容量为 1 B，则虚存地址与物理地址各为多少位？如页面大小为KB，则页表长度就是多少 ?解（1） ；虚拟容量 1GB对应地址为 30 位;主存容量 4MB对应地址为 22 位（2）； 1G /4KB=2 6K34、CPU执行一段程序时 , cce完成存取得次数为 2420 次，主存完成存取得次数为 80次，

29、已知 cache 存储周期为 40ns, 主存存储周期为 40n，求 he/ 主存系统得效率与平均访问时间。35、某机器中，已知配有一个地址空间为 000 3FFH得 RO区域。现在再用一个 RM芯片（8K×8） 形成 40K×16 位得 RM区域，起始地址为 600 H,假定 RAM芯片有 /CS与/WE 信号控制端。 CPU得地址总 线为 A15 A0，数据总线为 D15D，控制信号为 R/W （读/写）,/ REQ （访存） ，要求: （） 画出地 址译码方案。 （2） 将 RO与 AM同 P连接。3、用 6×8位得 M芯片组成 64K× 2 位存

30、储器，画出该存储器得组成逻辑框图 .、某机字长 8位，用 K 8位得 AM芯片与 2K*8位得 OM芯片设计一个容量为 16K字得存储器，其 中 RAM为高 8K 字 ,ROM为低 2K字，最低地址为 0。（ 1 ）地址线与数据线各为多少根 ?（2） 各种芯片得数量就是多少 ?（ ）请画出存储器结构图及与 CU得连接图 .）地址线 4 根, 数据线 8 根；（ ）2 片 RA ,1 片 ;、下图为某 6 位机得主存空间构成示意图， 其中 RAM为 8K*1得随机存储器 ,ROM位 8K*16 位得只读存储器。 仔细分析该图，并按要求答题 .（1）该存储器最大空间有多少？已经构成得空间有多少?（

31、2）图中构成得地址空间分布就是怎样得？画出地址空间分布图。某位机地址 16位,用 8K 8位得 OM芯片与 8K位得 ram芯片组成存储器 ,按字节编址，其中 RAM得 地址为 00005FFF， ROM得地址为 000H 9FFFH。要求 :（1） 画出存储器空间分布图 , 并确定需要得 RA以及 RM芯片数量 ;（2）画出此存储器组成结构图及与 C U得连接图 .（1） 图略;需要 3片 RAM，2片 RO；（2） 图略。第四章单选题1、用某个寄存器得值做操作数地址得寻址方式称为（D） 寻址。直接间接寄存器 寄存器间接 、堆栈寻址方式中 ,设 A为累加器 ,S为堆栈指示器， MSP为 SP

32、所指示得栈顶单元，如果进栈得操作就 是: （A） SP， （ P） 1 SP, 那么出栈得操作应为 : B（MS） -A, （ SP）+1 SP（SP）+1 SP， （MSP） >A（SP）- >SP, （M P）>A（MSP） A， （S） - P3、变址寻址方式中，操作数得有效地址等于：C基值寄存器内容加上形式地址（位移量）堆栈指示器内容加上形式地址（位移量）变址寄存器内容加上形式地址（位移量）程序记数器内容加上形式地址 （ 位移量 ）4、从以下有关 RI C得描述中，选择最合适得答案。采用 RI C技术后，计算机得体系结构又恢复到早期得比较简单得情况。为了实现兼容，新设

33、计得 RISC。. 就是从原来 CSC系统得指令系统中挑选一部分实现得。R C得主要目标就是减少指令数，提高指令执行效率.RIS设有乘、除法指令与浮点运算指令。5、指令系统中采用不寻址方式得目得主要就是（B ）实现存储程序与程序控制缩短指令长度 , 扩大寻址空间 , 提高编程灵活性可以直接访问外存提供扩展操作码得可能并降低指令译码难度6、单地址指令中为了完成两个数得算术运算，除地址码指明得一个操作数外, 另一个经常需采 （ C ）堆栈寻址方式 立即寻址方式隐含寻址方式 间接寻址方式7、寄存器间接寻址方式中 , 操作数处在（ A） 通用寄存器堆栈主存储器 程序计数器8、指令得寻址方式有顺序与跳跃

34、两种 ,采用跳跃寻址方式 , 可以实现（ ） 堆栈寻址程序得条件转移程序得无条件转移 程序得条件转移或无条件转移 判断题9、引入操作数寻址方式目得有 : 缩短指令长度、扩大寻址范围、提高编程灵活性等。对、指令系统指一台计算机中所有机器指令得集合，就是表征计算机性能得重要因素. 对填空题1、 一个较完善得指令系统应包含 :（ 数据传送 ）类指令，（算术运算 ）类指令，（逻辑运算）类指令 , 程 序控制类指令， I/ 类指令，字符串类指令，系统控制类指令等。12、根据操作数所在位置 , 指出其寻址方式 （填空） ：（1 ）操作数在寄存器中， 为（寄存器直接） 寻址方式 . （2）操作数地址在寄存器

35、 , 为（寄存器间接）寻址方式。（ 3）操作数在指令中，为 （ 立即）寻址方式。 （4 ）操作数地址（主存）在指令中 ,为（直接）寻址方式 （5 ）操作数得 地址 , 为某一寄存器内容与位移量之与可以就是 （ 相对）、（基址）、 （ 变址）寻址方式。, +1-> C）与 （ 跳跃寻址方式）:（ 复杂指令集计算机）13、指令寻址方式主要有（顺序寻址方式）实现指令逐条顺序执行 实现程序转移 ）14、从计算机指令系统得角度瞧当前得计算机指令系统结构分为两大类精简指令集计算机 ） 5、地址码表示 （操作数得地址） 。以其数量为依据 ,可以将指令分为 （零地址指令） 、与（一地址指令 ）（ 二 地

36、址指令） （ 三地址指令）（多地址指令）等几种。1、 二地址指令中，操作数得物理位置有三种型式，分别就是（寄存器-寄存器 （R）型、（寄存器存储器（ R）型与（存储器存储器 （ ）型。17、 堆栈就是一种特殊得（数据）寻址方式，它采用（先进后出） 原理。按结构不同分为（寄存器 ）堆栈与（存储器 ） 堆栈。18、 形成操作数地址得方式，称为（数据寻址）方式。操作数可以放在（专用）寄存器、（ 通用）寄存器、与指令中。9、 形成指令地址得方式 ,称为（指令寻址）方式 , 有（顺序）寻址与 （跳跃）寻址两种。20、指令字长度分为（单字长）、（半字长）、（双字长） 三种形式。21、指令格式就是指令用 （

37、二进制代码）与表示得结构形式 , 指令格式由 （操作码）字段与 （地址码）两字段 组成。22、指令系统就是表征一台计算机 （性能）得重要因素，它得 （格式）与（功能 ） 不仅直接影响到机器得硬件 结构，也影响到 （ 系统软件）。计算题23、设某计算机数据线、地址线均就是8位,有一条相对寻址得无条件转移指令存于内存得0单元中 ,指令给出得位移量 =0010101B,该指令占用 2 个字节，试计算： 1）取该指令时 C得内容；）该指令 执行结束时 P得内容。由题：（1）P 2H（2）Pc= +D+2=20H+2+ 0 10101B=37H简答题24、指令格式结构如下所示，试分析指令格式及寻址方式特

38、点 .31 25 4 23 20 1 1、操作码：顶长操作码 ,可表示 18条指令 ;操作数：双操作数 , 可构成 RS或 SS 型指令，有直接、寄存器、寄存器间接寻址方式。访存范围M，可表示 16 个寄存器? 、说明 RISC 指令系统得主要特点 .指令条数少，指令长度固定，指令格式、寻址方式种类少，只有取数存数指令访问存储器。2、一个比较完善得指令系统应该包括哪几类指令？数据传送指令，算术运算指令 , 逻辑运算指令，程序控制指令，输入 / 输出指令，堆栈指令，字符串指令， 特权指令。应用题27、一种单地址指令格式如下所示，其中I 为间接特征 ,X 为寻址模式 , 为形式地址。 I ，X，D

39、组成该指令得操作数有效地址 E。设 R为变址寄存器 ,R 为基值寄存器， PC为程序计数器 , 请在下表中第一列位置填 入适当得寻址方式名称。第五章a 单选题1、一般机器周期得时间就是根据（）来规定得。主存中读取一个指令字得时间主存中读取一个数据字得时间主存中写入一个数据字得时间主存中读取一个数据字得时间2、存放微程序得控制存储器称为：（ B）高速缓冲存储器控制存储器虚拟存储器主存储器3、以下叙述中正确描述得句子就是：（ ）同一个 CP周期中，可以并行执行得微操作叫相容性微操作同一个 C周期中 , 可以并行执行得微操作叫相交性微操作同一个 CP周期中 , 可以并行执行得微操作叫相斥性微操作 同

40、一个 CP周期中，可以并行执行得微操作叫排她性微操作4、计算机操作得最小时间单位就是： (A)时钟周期指令周期P周期微指令周期5、下列部件中不属于控制器得就是： (D)I操作控制器SW6、同步控制就是 :(C)只适用于 CPU控制得方式只适用于外围设备控制得方式由统一时序信号控制得方式所有指令执行时间都相同得方式、在 C U 中跟踪指令后继地址得寄存器就是： (B) AR P IR PSW判断题8、指令流水线中主要存在三种相关冲突：资源相关、数据相关及控制相关。对、并发性指两个或两个以上事件在同一时间间隔内发生。对10、硬布线控制器得缺点 : 增加了到控存中读取微指令得时间，执行速度慢。错 1

41、、微程序控制器得优点：规整性、灵活性、可维护性强。对1、微操作就是执行部件接受微命令后所进行得操作，就是计算机硬件结构中最基本得操作对 13、微命令指控制部件通过控制线向执行部件发出得各种控制命令，就是构成控制信号序列得最小单位 对14、时钟周期就是 PU处理操作得最大时间单位 . 错15、微程序控制器属于存储逻辑型，以微程序解释执行机器指令, 采用存储逻辑技术实对16、地址寄存器用于存放当前执行得指令码，供进行指令译码. 错17、程序计数器用于存放 P正在执行得指令得地址。错 18、指令寄存器用于保存当前 CPU所要访问得内存单元得地址 . 错 填空题1、 请在括号内填入适当答案。在 CPU

42、中： （1） 保存当前正在执行得指令得寄存器就是 ; （指令寄存器 ） （2） 保存当前正要执行得指令地址得寄存器就是 （程序计数器 PC）; （3） 算术逻辑运算结果通常 放在（通用寄存器）与 （ 数据缓冲寄存器 DR）。20、 硬布线器得设计方法就是：先画出 （指令）流程图,再利用写出 （布尔（逻辑）代数）综合逻辑表达式 , 然后用（门电路与触发器）等器件实现。21、 微程序控制器由 （控制存储器 ） 、（微指令寄存器 ）、（地址转移逻辑 ）三大部分组成 ,其中（ 控制存储 器）就是 OM存储器，用来存放（微程序）。2、 流水 CPU中得主要问题就是 : （资源）相关、 （数据）相关与（控

43、制）相关 .23、 并行处理技术主要有三种形式： （ 时间）并行、（空间）并行与（时间及空间）并行。24、微程序设计技术就是利用 （软件）方法设计（控制器 ）得一门技术，具有规整性、（灵活性 ） 、可维护 性等一系列优点。 5 、 微指令格式中，微指令得编码通常采用以下三种方式 :（ 直接表示法）、（编码表示法）与 （ 混合表 示法）。26、 由于数据通路之间得结构关系 , 微操作可分为（相容性 ） 与（相斥性）两种 .2、 在程序执行过程中，控制器控制计算机得运行总就是处于（取指令 ） 、分析指令与（执行指令 ）得循环当中。28、 U从主存取出一条指令并执行该指令得时间叫（指令周期） ，它常

44、用若干个（机器周期 ）来表示，而后者又包含若干个（时钟周期 ）.2、 CPU得四个主要功能就是（指令控制 ）、（操作控制 ） 、（ 时间控制）与（数据加工）。30、目前得 CPU包括 （控制器）、（运算器）与 CAHE.计算题31、在流水线浮点加法器中 ,假设有取指、 译码、执行与回写四个过程段， 每个过程段所需要得时间分别为 :T =0n,T2=50ns，T3=0 ,T =80ns,试计算该加法器得加速比就是多少 .正确答案 :该流水线时钟周期至少为 T= ns,若采用非流水方式进行 , 则其所需要得时间为 1+2+T3+T 0+50 0+80=28 ns，因此加速比 =28003、 1。简

45、答题32、简述 CPU基本功能正确答案：解：（1 ）指令控制 : 程序得顺序控制 , 称为指令控制。（2）操作控制 : 管理并产生每条指令得操作控制信号，并把操作控制信号送往相应得部件，从而控制这些 部件按指令得要求进行动作。（3）时间控制 : 对各种操作实施时间上得定时 ,称为时间控制。（4）数据加工：对数据进行算术运算与逻辑运算处理.33、简述什么就是微指令 ?每个微周期得操作所需得控制命令构成一条微指令 . 微指令包含了若干微命令信息。4、简述什么就是微命令？微命令指控制部件通过控制线向执行部件发出得各种控制命令 , 就是构成控制信号序列得最小单位。35、简述什么就是指令周期？指令周期就

46、是指取出并执行一条指令得时间。它由若干个CPU周期组成。36、简述什么就是微程序控制器 ?微程序控制器就是采用微程序方式构成得控制器， 以若干有序微指令组成得微程序解释执行一条机器指令 . 它由控制存储器、微指令寄存器、地址转移逻辑等构成 .37、解释机器指令与微指令得关系机器指令就是控制计算机完成一个基本操作得命令 ; 微指令则就是控制部件中一组实现一定操作功能得微 命令得组合。 在微程序控制器中， 一条机器指令需要由一组微指令组成得微程序来完成, 即微程序完成对机器指令得解释执行。因此 , 一条机器指令对应多条微指令。38、计算机内有哪两股信息在流动 ?如何区分它们？一股就是控制信息 ,即

47、操作命令 ,其发源地就是控制器 ,流向各个部件 , 形成指令流；一股就是数据信息 , 它受 控制信息得控制， 从一个部件流向另一个部件 , 形成数据流。 一般地，取指周期从内存读出得信息流就是指 令流, 流向控制器 ; 而执行周期从内存读出或向内存写入得信息流就是数据流, 在内存与运算器之间交互。应用题39、流水线中有三类数据相关冲突 :写后读（ AW）相关；读后写（ W）相关 ;写后写 （AW）相关。判断 以下三组指令各存在哪种类型得数据相关 .（1）I1 L D R, ； （A）R1,M（A）就是存储器单元2 ADD R， R1 ;（R2 ） +（R1）R2（2）I AD R， 4 ；（

48、R3）（R4） R3I4 MUL ， R5 ；（ R4）×（ R） R4（3） LAD 6, ； M（B）R， （B ）就是存储器单元I6 ML R6,R7 ;（ 6）×（ 7） R6正确答案：解 :（1 ）写后读（ RW）相关 ;（2 ）读后写（ WR）相关, 但不会引起相关冲突 ;（3）写后读 （RAW）相关、写后写 （WAW相） 关40、今有级流水线分别完成取值、指令译码并取数、运算、送结果四步操作，今假设完成各步操作得时 间依次为 100n， s,8 ns， 50n .请问:（1） 流水线得操作周期应设计为多少？（ ）若相邻两条 ? 。令发生数据相关，而且在硬件上不

49、采取措施，那么第二条指令要推迟多少时间进行。（3） 如果在硬件设计上加以改进 , 至少需推迟多少时间 ?查瞧答案 正确答案 : 解：（1 ）流水线得操作时钟周期 t 应按四步操作中最长时间来考虑 , 所以 t 100n;（）两条指令发生数据相关冲突情况 :A D， 2,R3;R R3R1U 4，R1， 5； R1R5R4两条指令在流水线中执行情况如下表所示：AD指令在时钟 4时才将结果写入寄存器 1中，但 S B指令在时钟 3时就需读寄存器 R了,显然发生数 据相关，不能读到所需数据，只能等待。 如果硬件上不采取措施，第 2 条指令 B至少应推迟 2 个操作 时钟周期，即 t=2×1

50、00n 20 ns；（3） 如果硬件上加以改进（采取旁路技术 ）, 这样只需推迟个操作时钟周期就能得到所需数据 ,即 t 0n。41、已知某机采用微程序控制方式，其控制存储器容量为 :512 ×48（位 ）。微程序可在整个控制存储器中实 现转移, 可控制微程序转移得条件共 4个，微指令采用水平型格式，后继微指令地址采用断定方式。请问：（1 ）微指令中得三个字段分别应为多少位？（ ）画出围绕这种微指令格式得微程序控制器逻辑框图。正确答案 :解：（l） 假设判别测试字段中每一位作为一个判别标志,那么由于有 4 个转移条件， 故该字段为位; 又因为控存容量为 51单元，所以下地址字段为 9

51、 位。 微命令字段则就是：（484）35 位.（2） 对应上述微指令格式得微程序控制器逻辑框图如下图所示。其中微地址寄存器对应下地址字 ,P 字段即为判别测试字段，控制字段即为微命令字段，后两部分组成微指 令寄存器。 地址转移逻辑得输入就是指令寄存器得OP码、各种状态条件以及判别测试字段所给得判别标志（某一位为 1）, 其输出用于控制修改微地址寄存器得适当位数，从而实现微程序得分支转移（ 此例微指令得后继地址采用断定方式）。2、某机有条微指令 I1I, 每条微指令所包含得微命令控制信号如下表所示。正确答案 : -j 分别对应 10 种不同性质得微命令信号。 假设一条微指令得控制字段为 8位，请

52、安排微指 令 得控制字段格式。解 :经分析， （e， h）与（ b,i ，j ）可分别组成两个小组或两个字段，然后进行译码 , 可得六个微命令信号 , 剩下得 a， g 四个微命令信号可进行直接控制，其整个控制字段组成如下:3、假设某机器有 0条指令, 平均每条指令由 4条微指令组成，其中有一条取指微指令就是所有指令公 用得。已知微指令长度为 2 位，请估算控制存储器容量。解: 微指令条数为 :（ -1 ）×80+1=241 条 取控存容量为 : 6×3位 =K、参见下图得数据通路，画出取数指令D（ R3），RO”得指令周期流程图，其含义就是将（R3）为地址得主存单元得内容取至寄存器 0 中，标出各微操作控制信号序列。解:”L A（ 3），RO”指令就是一条取数指令 , 其指令周期流程图如下图所示 :45、参见下图得数据通路 . 画出存数指令” TA 1 ，（R2）"得指令周期流程图 , 其含义就是将寄存器 R1得内容传送至 （R2） 为地址得主存单元中。标出各微操作信号序列 .正确答案：解： "ST ,（R2） 指令就是一条存数指令，其指令周期流程图如下图所示：46、设运算器结构如下图所示 ,IR 为指令寄存器， R1就是三个通