数电课程设计(电子钟)

1、数字电子技术课程设计周树强设计任务与要求：1显示时、分、秒。可以24小时制或12小时制。2具有校时功能，分别对时、分、秒单独校时。校时时钟源可以手动输入或借用电路中的时钟。3 具有正点报时功能，正点前10秒开始，蜂鸣器1秒响1秒停地响5次。4 秒信号可用555定时器或晶体振荡器构成。设计方案 1. 本次设计的总体电路整体工作原理大体描述如下： (1) 首先，由555定时器组成一个多谐振荡器得到1HZ的秒脉冲，秒脉冲发生器的输出端接到每个计数器的时钟输入端。 (2) 数字钟的分、秒计数部分均为六十进制计数器（显示0059），采用两片74LS160来实现。个位为十进制，十位为六

2、进制，当个位计数到9时，再来一个脉冲变成0，同时产生一个进位信号，给十位提供一个脉冲，使十位计数加1。而数字钟的时计数部分为二十四进制计数器（显示0023），也是采用两片74LS160实现。当开始计数时，个位按十进制计数，当计到23时，这时再来一个脉冲，回到“零”。所以，这里必须使个位既能完成十进制计数，又能在高低位满足“23”这一数字后，十计数器清0，图中采用了十位的2和个位的3相“与非”后再清0。当秒计数器计到59时，再来一个脉冲变成00，同时产生一个进位信号给分计数器的CP输入端；当分计数器计到59时，再来一个脉冲变成00，同时产生一个进位信号给时计数器的CP输入端；当时计数器计到23时

3、，再来一个脉冲变成00。2. 整体框架图3. 脉冲产生电路(1) 制作数字电子钟需要一个1Hz的脉冲，可以用石英晶体振荡器或者555振荡器，它们各有优缺点。(2) 石英晶体振荡器石英晶体振荡器的特点是振荡频率准确，电路结构简单，频率易调整.(3) 555定时器是一种多用途的数字-模拟混合集成电路,可以很方便构成多谐振荡器.只要搭配上合适的电阻R1,R2,电容C1就可以产生所需要的脉冲信号.(4) 我选用的555定时器产生作为脉冲发生频率计算 T=TPH+TPLTPH对充电时间         &

4、#160; TPH=0.7(R1+R2)CTpL对充电时间           TPL=0.7R2C振荡周期                T=TPH+TPL=0.7(R1+2R2)C图1是multisim下用电路向导做出来的脉冲,图2为自己根据公式设计出的图1 图24. 74LS160为十进制同步加法计数器 

5、;  逻辑功能描述如下： 由逻辑图与功能表知，在CT74LS160中LD为预置数控制端，D0-D3为数据输入端，C为进位输出端，RD为异步置零端，Q0-Q3位数据输出端，EP和ET为工作状态控制端。 当RC=0时所有触发器将同时被置零，而且置零操作不受其他输入端状态的影响。当RC=1、LD=0时，电路工作在预置数状态。这时门G16-G19的输出始终是1，所以FF0-FF1输入端J、K的状态由D0-D3的状态决定。当RC=LD=1而EP=0、 ET=1时，由于这时门G16-G19的输出均为0，亦即FF0-FF3均处在J=K=0的状态，所以CP信号

6、到达时它们保持原来的状态不变。同时C的状态也得到保持。如果ET=0、则EP不论为何状态，计数器的状态也保持不变，但这时进位输出C等于0。当RC=LD=EP=ET=1时，电路工作在计数状态。从电路的0000状态开始连续输入16个计数脉冲时，电路将从1111的状态返回0000的状态，C端从高电平跳变至低电平。利用C端输出的高电平或下降沿作为进位输出信号。 逻辑功能表如下：5. 74LS48引脚图及功能表     74LS48芯片是一种常用的七段数码管译码器驱动器，常用在各种数字电路和单片机系统的显示系统中，下面我就给大家介绍一下这个元件的

7、一些参数与应用技术等资料6. 校时电路数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。校正信号可直接取自信号发生器产生的信号；输出端则与分或时个位计时输入端相连。当开关打到一端时，正常输入信号可以顺利通过，故校时电路处于正常计时状态；当开关打到一端时，信号产生校时电路处于校时状态。7. 整点报时电路的设计 电路应在整点前10秒钟内开始整点报时，即是当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，

8、因此可将分计数器十位的Q和Q 、个位的Q和Q秒计数器十位的Q和Q相与，最后在与秒的个位相与,并且可以利用原本的进位信号.从而产生报时控制信号。数字钟要求在差10s为整点时开始产生每隔1s鸣叫一次的响声，共鸣五次，每次持续时间为1s。8. 最终仿真图设计体会 (1) 设计是一个循序渐进的过程。电路的设计中，自己深切体会到了“欲速则不达”之理。起初，自己并未统筹全局，却因部分基本模块设计的较快而洋洋自得，却忽视了综合的优化完善。一次，计时电路在编译无误后却无法显示正确的波形，认为自己逻辑无误的我顿时产生了疑惑，在仔细观察后，我发现了逻辑欠缺，在秒计时电路与分计时电路的连接处仅仅

9、注意到了本部分的使能，而忽略了衔接。找出了错误，我静下心来，先设计每一个功能模块，用软件仿真，调试每个功能模块，以实现各种功能模块的具体功能，再将各种功能模块连接起来，调试总的系统，完成总体功能的实现。 (2) 电路的搭建中，我亦是意识到不能急于求成。当有了设计雏形，搭建电路便也简单，但由于自己对软件使用的不太上手，稍不留神，便错接了导线、重叠了节点，在编译时出现错误，自己构图的凌乱使得发现不妥难时不得重新来过，这极大延缓了实验的进度。 (3) 在接下来的硬件仿真时，遗憾的是由于实验板导线数量有限，我只是与同学一起合作完成了硬件连线，且硬件仿真时间不够充裕，但是可喜的是在硬件仿真时既验证了基本计时电路设计的正确性，同时又发现了一些问题，诸如辅助功能校位在实现时影响到了进位，通过反复地修改，电路得以不断完善。参考文献 1、梁宗善，电子技术基础课程设计，华中科技大学出版社，2009.03 2、余孟尝，数字电子技术基础(简明教程)，高等教育出版社，2006.01 3、刘舜奎等主编，电子技术实验教程，厦门大学出版社，2008.01. 4、毛哲等主编，电路计算机设计仿真与测试，华中科技大