译码器与编码器的设计与仿真实验报告_第1页
译码器与编码器的设计与仿真实验报告_第2页
译码器与编码器的设计与仿真实验报告_第3页
译码器与编码器的设计与仿真实验报告_第4页
译码器与编码器的设计与仿真实验报告_第5页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、实验五 译码器与编码器的设计与仿真班级：通信工程三班 学号：20100820314 姓名：龙凤婷一、 实验内容：1. 参照芯片74LS138的电路结构，用逻辑图和VHDL语言设计3_8译码器；2. 参照芯片74LS138的电路结构，用逻辑图和VHDL语言设计8_3优先编码器；二、 电路功能介绍：1 74138：3_8译码器用途：用一组二进制代码来产生各种独立的输出信号，这种输出信号可以用来执行不同的工作。显示器中的像素点受到译码器的输出控制。译码信号输出端低电平有效。2 74148：8_3优先编码器用途：将各种输入信号转换成一组二进制代码，使得计算机可以识别这一信号的作用。键盘里就有大家天天打

2、交道的编码器，当我们敲击按键时，被敲击的案件被键盘里的编码器编码成计算机能够识别的ASCII码。信号输入端：低电平有效使能输入端：低有效编码输出端：低电平有效使能输出端：低有效组选输出端：低有效三、 实验过程及实验结果：1 74138：3_8译码器逻辑电路图：代码输入端：A、B、C使能输入端：G1、G2A、G2B译码信号输出端：Y0、Y1、Y2、Y3、Y4、Y5、Y6、Y7仿真波形图：VHDL语言程序：2 74148：8_3优先编码器逻辑电路图：信号输入端：IN0、IN1、IN2、IN3、IN4、IN5、IN6、IN7使能输入端：Enable_in编码输出端：A0_out、A1_out、A2_out使能输出端：Enable_out选组输出端：Group_Select_out仿真波形图：VHDL语言程序：四、 实验心得：这次数字设计的实验内容是译码器与编码器的设计与仿真，分别用逻辑电路图和VHDL语言编写程序运行，用仿真波形图来验证其正确性。译码器与编码器的功能恰好相反。编码器是将二进制代码转换成输出信号，译码器是将输入信号转换成一组二进制代码。通过这次上机实验，我对编码器及译码器有了更深一步的了解，对他们的设计实现过程有了一定的了解。实验中用逻辑符号来解释该电路输入与输出信号之间的逻辑关系，既省事又直观。在以后的学习

人人文库> 全部分类> 行业资料 > 管理策划

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论