信号与性能类指南tes10g43网络产品

1、更改版本：V1.01第 2 页 共 26 页版本号更改人审核人批准人生效日期更改内容1.00方林建加2009-04-03参考CPU 组测试指南 V2.4.2的Ddr_sdram 测试部分，进行修订。1.01周EPG2011-10-251. 修订测试的波形要求2. 修订上下冲测试的方法目录. 2更改目录31.2.3.4.5.6.7.目的4适用范围4名词解释4职责分工4制定管理部分测试指南的目的5管理部分测试指南的实施原则5测试总体流程描述5测试点说明57.1.7.2.7.3.7.4.测试编写6测试前期准备顺序6测试流程68.Ddr_Sdram 测试指南6测试目的6仪器和辅助设备6测试依据和参考标

2、准7DUT(被测设备)配置7实验仪器设备配置78.1.8.2.8.3.8.4.8.5.8.6.8.7.8.8.-测试点要求8-测试波形要求8-测试指标10时钟测试10Cpu 端电平测试指标12Ddr_Sdram 端电平测试13Ddr_Sdram 读时序测试15Ddr_Sdram 写时序测试17要求22测试测试测试8.8.1.8.8.2.8.8.3.8.8.4.8.8.5.8.9.环境8.10. 测试步骤要求238.11. DDR_SDRAM 测试报告模板23测试软件需求239.SDRAM（DDR2/DDR/SDR SDRAM）测试软件需求24烤机测试软件需求259.1.9.2.10.附录251

3、0.1. 示波器模版_使用说明2510.2. 测试时间估计25解释权限及生效日期2611.版本：V1.01第 3 页 共 26 页1.目的保证Ddr_Sdram 测试方法的一致及准确，提高Ddr_Sdram 测试的效率。2.适用范围适用Ddr_Sdram 测试工作。3.名词解释4.职责分工版本：V1.01第 4 页 共 26页职责名词英文全称解释5.制定管理部分测试指南的目的1.2.保证电路测试方法的一致及准确，提高电路测试的效率。在电路调试测试阶段发现电路设计隐患。测试指南的模块化。以各器件为基础，增加新器件时对指南进行升级和维护。不同器件制定测试指南，便于各项目测试时直接调用；便于3.模块

4、测试方法标准化。果比较及专业组审核。各器件的特点，统一测试方法，测试指标。便于各项目间同类器件的测试结4.在保证测试的完整性，可靠性的情况下，尽量减少测试的测试时间，提高工作效率6.管理部分测试指南的实施原则1、2、所有调试测试在调试测试之前都需要仔细阅读调试测试指南。测试应该具有良好的调试测试素质，发现的问题要及时提出。没有把握的地方需要的同时把问题提业组长和相关协商，切忌隐瞒,在测试中发现的其他问题在通告给相关交到”硬件 BUG 跟踪管理系统（样机、测试），并且在测试报告的对应项目里填写相关新 CPU 第一次测试，必须测试两种主备 FLASH/DDR2/DDR/SDRAM 部品3、4、从总

5、体设计物理层、信号测试部分导出测试。必须考虑不同工作状态对信号质量的影响，比如线卡的组合/不同工作模式导致的信号质量差别，在测试时必须有足够的组合测试。管理部分测试指南适用于不同性质的测试使用（比如样机测试，BUG 回归等）必须在测试报告的对应项目里填写测试对应的测试性质5、6、管理部分测试主要以器件的接口为区分，比如 USB 、FLASH 等命名区分，在某些测试情况下根据实际情况只提交部分接口的测试，如某些时候测试只USB 部分的测试报告USB 接口的测试，该时候就可以只提交7、管理部分每个测试子项目对应的测试报告模板，测试报告模板可以用于编写测试和测试时候参考使用，具体模板里的指标必须实际

6、的情况修改8、本指南适用及适用阶段：适用：（同时具备以下技能）1） 了解处理器相关接口2） 掌握常用电子测试仪器的使用方法（特别是指南里指定的示波器，万用表） 适用阶段 ： DR3A7.测试总体流程描述7.1. 测试点说明原理设计阶段即需要考虑测试点的设置。在详细设计中，需要体现测试点的摆放规则，具体如下：1） 要求信号末端必须有测试点。如果末端已有匹配电阻，或者非 BGA试点。，可以不需要再添加测2） 如果传输信号的测试点在 top 层和 bottom 层BOTTOM 都设置测试点。测试点，那么时钟信号要求末端在 TOP 层和3） 设置测试点的同时还要考虑整个系统的架构。有些主板信号由于系统

7、的架构限制（比如 R7204），不能在 bottom 层测试。目前这种情况主要出现在 PCI 接口上。考虑的 PCI 接口信号的速率并不高，所以这种情况下只测试 top 层的信号即可。4） PCB 完成之后，原理设计应当对测试点和接地点的实际摆放位置进行核对，看看是否符合版本：V1.01第 5 页 共 26 页要求。7.2.测试编写1） 测试2） 测试3） 测试要求严格按照CPU 组测试指南-Ddr_Sdram 测试_V1.0要求编写。完成后组内必须严格审核。的编写原则要求测试时测试尽可能不需要再利用其他文档，只需要手中的测试规划即可完成所有测试任务。7.3.测试前期准备顺序1） 熟悉各接口电

8、气，时序指标。2） 按照SDA6000 使用流程说明准备测试。7.4.测试流程1） 测试流程要求严格按照调试结束电源组测试结束上电配置时钟全面测试测试软件功能验证所有信号完整性点测烤机时序测试的顺序进2） 测试流程部分阶段说明。试。a)调试结束：所有的信号匹配电阻，相关信号滤波电容值都已经确定，的驱动能力已经确定，不再修改。如果有地方需要修改，那么修改后需要对修改的相关部分重新测试，这应该算是第二次测试。时钟全面测试：要求所有时钟信号必须按照测试指南严格测试。所有信号完整性点测:对于信号在正式测试之前都必须点测其信号完整性。点测的要求：对于多负载b)c)的信号，比如 DRAM 的信号和地址信号

9、，要求每一片 DRAM 上都要求点测，可以不保存波形。d)e)烤机：对于每个接口在测试之前，要至少烤机 12 小时。测试软件功能验证：要求严格按照CPU 组测试指南-Ddr_Sdram 测试_V1.0中的测试软件需求中的要求来验证。f)时序测试：时序测试需要所有波形，并且测试前需要核对测试指标的测试环境。不确定的测试环境需要先和厂商确定后才能测试。8.Ddr_Sdram 测试指南8.1. 测试目的表（1）Ddr_Sdram 测试目的8.2. 仪器和辅助设备测试 Ddr_Sdram 各项测试至少需要下面各表所列的设备，在一些实际测试中，可能需要补充其他的设备时，请在“测试报告“里“仪器和辅助设备

10、”添加对应的仪器和辅助设备的相关信息。版本：V1.01第 6 页 共 26 页Ddr_Sdram 测试项测试目的时钟测试测试 CPU 输出的时钟指标是否满足 Ddr_Sdram 颗粒的输入时钟指标要求；Cpu 端电平测试测试 Ddr_Sdram 发出的信号是否满足 Cpu 的输入 DC 电平和上冲/下冲指标要求；Ddr_Sdram 端电平测试测试 Cpu 发出的信号是否满足 Ddr_Sdram 的输入 DC 电平和上冲/下冲指标要求；Ddr_Sdram 读时序测试测试 Ddr_Sdram 输出的时序，是否满足 Cpu 的输入时序要求；Ddr_Sdram 写时序测试测试 Cpu 输出的时序，是否

11、满足 Ddr_Sdram 的输入时序要求；表（2）DDR_SDRAM 时钟测试_所需测试仪器表（2）CPU 端和 DDR_SDRAM 端电平测试_所需测试仪器表（2）DDR_SDRAM 读时序测试_所需测试仪器表（2）DDR_SDRAM 写时序测试_所需测试仪器8.3.测试依据和参考标准测试报告必须至少满足三个部分：Ddr_Sdram 的测试指南；项目设计所采用处理器的，Ddr_Sdram 所对应的和Ddr_Sdram 指南。测试报告的每项测试必须明确：Ddr_Sdram 测试指南的版本号，采用器件的的版本号和CPU的，可能请附上器件手册对应的章节号。测试指南只定义了大多数 Ddr_Sdram

12、 测试时必须测试的指标，如在实际的使用过程中发现有些指标在指南的定义之外，必须在测试报告的指标和测试的对应栏里添加，并且说明指标的出处。8.4.DUT(被测设备)配置测试 Ddr_Sdram 相关指标，要求被测设备在测试过程中至少能发起对 Ddr_Sdram 单独的写或读操作，软件的要求参照“管理部分软件需求”，推荐采用的硬件测试程序。测试报告中每项测试，必须明确型号，硬件版本，软件版本和测试程序版本。8.5.实验仪器设备配置测试尽量采用指南定义的 Ddr_Sdram 测试模板，每项测试分别为：表（5）测试模板版本：V1.01第 7 页 共 26 页Ddr_Sdram 测试项测试模板时钟测试C

13、pu 端电平测试Ddr_Sdram 端电平测试Ddr_Sdram 读时序测试Ddr_Sdram 写时序测试设备种类要求数量备注（我司可用型号）示波器SDA60001 台示波器探头HFP2500共 2 把差分探头（wl600）1 把万用表FLUKE 15B1 个设备种类要求数量备注（我司可用型号）示波器SDA62001 台示波器探头HFP25002 把万用表FLUKE 15B1 个设备种类要求数量备注（我司可用型号）示波器SDA62001 台示波器探头HFP25001 把万用表FLUKE 15B1 个设备种类要求数量备注（我司可用型号）示波器SDA60001 台示波器探头HFP25002 把CK

14、/CK#信号交叉点测试差分探头（wl600）1 把CK/CK#差分信号测试万用表FLUKE 15B1 个8.6.测试-测试点要求规定-设备使用的测试程序必须满足如下基本要求：1、测试程序发起 CPU 对 DDR_SDRAM 的读写操作，在这个读写操作过程中，CPU对和 DDR_SDRAM 公用信号线（数据、地址、何操作；信号）的设备发出任2、测试程序发起 CPU 对 DDR_SDRAM 的读操作，绝对不能参杂对 DDR_SDRAM 的写操作；测试程序发起 CPU 对 DDR_SDRAM 的写操作，也绝对不能参杂对DDR_SDRAM 的读操作；制定这个规定的目的：1、 免除了测试 DDR_SDR

15、AM 过程中，使用是否是对 DDR_SDRAM 的操作；器号来区分读写和区分当前操作2、 对于电平等参数测试可以采用函数统计的方式进信度。表（6）测试点要求试，提高测试结果的可8.7.测试-测试波形要求时钟信号测试测试波形要求：1） 每个信号需要保存 1 幅波形。Cpu 端电平测试测试波形要求：1) 每个信号需要保存 3 幅波形：DC 电平测试波形，上冲测试波形和下冲测试波形；也可将电平测试和上下冲测试保同一幅波形，测试结果在同一个表格。2) 采用top 和 base 函数统计的方式得到cpu 端数据线的DC 电平值；版本：V1.01第 8 页 共 26 页Ddr_Sdram 测试项测试点要求

16、时钟测试时钟信号测试点靠近 DDR_SDRAM 端；Cpu 端电平测试1) 数据信号测试点靠近 Cpu 端；2) 数据信号需要全部测试。Ddr_Sdram 端电平测试1) 所有信号的测试点都靠近 Ddr_Sdram 端；2) 数据，地址信号，和命令信号需要全部进试。Ddr_Sdram 读时序测试1) 数据信号和时钟信号的测试点靠近 Cpu 端；2) 数据信号按 1：2 的比例进试；3) 对于Cpu 端电平测试中发现质量差（有台阶或回勾等） 的信号，这些信号必须包含在时序测试中，以确认对时序产生的影响。Ddr_Sdram 写时序测试1) 所有信号的测试点都靠近 Ddr_Sdram 端；2) 数据

17、和地址信号按 1：2 的比例进试；3) 信号需要全部都测试；4) 对于Ddr_Sdram 端电平测试中发现质量差（有台阶或回勾等）的信号，这些信号必须包含在时序测试中，以确认对时序产生的影响。备注：测试点靠近 CPU 端定义如下：如果被测信号在靠近 CPU 端有串接电阻，那么测试点选择在串接电阻靠近 CPU 的那端；如果测信号在靠近 CPU 端没有串接电阻，必须将最靠近 CPU 的过孔挖开作为测试点。测试点靠近 Ddr_Sdram 端定义如下：TSOP 封装的 DDR_SDRAM ，必须将 Ddr_Sdram 的 pin脚作为测试点；对于 BGA 封装的 DDR_SDRAM ，测试点选在 Dd

18、r_Sdram 端串接电阻的靠近 Ddr_Sdram 侧作为测试点，如果没有靠近 DDR_SDRAM 的串接电阻，必须将最靠近 DDR_SDRAM 的过孔挖开作为测试点。3) 直接采用max 和min 函数统计的方式得到cpu 端数据线的上冲的最大值和下冲的最小值； 上冲和下冲测试还需要分别按照 CPU 上下冲的指标要求用游标卡出相应的电平值和电平值对应的信号宽度，波形必须能清楚的体现上下冲；4) 示波器使用最大的采样率,将示波器波形放大，观察信号正跳变是否大的负上冲，或者负跳变时大的正上冲。我们测试的时候可以将该接口电平的阈值适当的余量值作为的标准。余量值视实际接口电平而定（对于 2.5V

19、LVTTL 接口信号的原则：如果信号由 0 到 1 跳变时（电平高于 1.54V），只要信号回落不低于 1.1V，那么仍然被认为是 1；或者信号由 1 到 0 跳变时（电平低于 0.94V），只要信号回升不高于 1.4V，那么仍然被认为是 0）。如果回落或者跳变过大，这个接口跳变最厉害的信号以及此时的测试值，并保存测试波形，分析是否对时序有影响。如果非常接近或者超过了指标（比如 MPC8541 中Vih=2.0V 和 Vil=0.8V），则除了分析是否对时序有影响外，还需要分析Ddr_Sdram 端电平测试测试波形要求：。1)每个信号需要保存 3 幅波形：DC 电平测试波形，上冲测试波形和下冲

20、测试波形；也可将电平测试和上下冲测试保同一幅波形，测试结果在同一个表格。2)3)采用top 和 base 函数统计的方式得到Ddr_Sdram 端数据线的电平值；采用 max 和 min 函数统计的方式得到 Ddr_Sdram 端数据线的上冲的最大值和下冲的最小值；上冲和下冲测试还需要分别按照 Ddr_Sdram 上下冲的指标要求用游标卡出相应的电平值和电平值对应的信号宽度，波形必须能清楚的体现上下冲。4)示波器使用最大的采样率,将示波器波形放大，观察信号正跳变是否大的负上冲，或者负跳变时大的正上冲。我们测试的时候可以将该接口电平的阈值适当的余量值作为的标准。余量值视实际接口电平而定（对于 2

21、.5V LVTTL 接口信号的原则：如果信号由 0 到 1 跳变时（电平高于 1.54V），只要信号回落不低于 1.1V，那么仍然被认为是 1；或者信号由 1 到 0 跳变时（电平低于 0.94V），只要信号回升不高于 1.4V，那么仍然被认为是 0）。如果回落或者跳变过大，这个接口跳变最厉害的信号以及此时的测试值，并保存测试波形，分析是否对时序有影响。如果非常接近或者超过了指标（比如 HY57V561620CT中 Vih=2.0V 和 Vil=0.8V），则除了分析是否对时序有影响外，还需要分析Ddr_Sdram 读时序测试测试波形要求：。1) 每个时序保存 1 幅时序波形图；如果测得的时序

22、指标临界的，需要抓出时序临界的清晰波形，并标注出时序值；2) 对于测试过程中只有对 Ddr_Sdram 读操作的测试（没有对 Ddr_Sdram 的写操作；并且没有对 local_bus 下和 Ddr_Sdram 共用数据线的设备操作），可以直接采用 setup 和hold 函数统计的方式得到cpu 端数据线的建立保持时间；否则必须将对 Ddr_Sdram 读操作的数据区分出来，然后将区分出来的读操作数据用 setup和hold 函数统计出建立保持时间；3) 保存的波形必须能清楚的体现时序关系。Ddr_Sdram 写时序测试测试波形要求：1) 每个时序保存 1 幅时序波形图；如果测得的时序指标

23、临界的，需要抓出时序临界的清晰波形，并标注出时序值；2) 建立保持时间测试：对于测试过程中只有对 Ddr_Sdram 写操作的测试（没有对 Ddr_Sdram 的读操作；并且没有对 local_bus 下和 Ddr_Sdram 共用数据线的设备操作），可以直接采用setup 和hold 函数统计的方式得到Ddr_Sdram 端数据线的建立保持时间；否则需要逐个抓取对 Ddr_Sdram 写操作的数据，用 setup 和 hold 函数统计建立保持时间；setup 和 hold 函数的电平设置，参考具体的 Ddr_Sdram输入高电平的最小值和低电平版本：V1.01第 9 页 共 26 页的最大

24、值；地址，和命令信号可以直接用setup 和hold 函数统计建立保持时间；3) 其余时序测试用游标卡出具体的时序值；4) 保存的波形必须能清楚的体现时序关系。8.8. 测试-测试指标测试指南只定义了大多数 DDR_SDRAM 测试时必须测试的指标，如在实际的使用过程中发现有些指标在指南的定义之外，必须在测试报告的指标和测试处。的对应栏里添加，并且说明指标的出根据 Cpu 的硬件手册和Ddr_Sdram 的进试指标提取。8.8.1. 时钟测试CK/CK#_信号测试（时钟测试）【以 NBR2500_HY5DU161622 为例】表（8.1.1）Miron_Ddr_Sdram_时钟最大值要求（MT

25、46V16M16）表（8.1.1）hynix_ HY5DU161622_时钟指标要求版本：V1.01第 10 页共 26 页-上图说明：时钟的电平最值指标备注：Hynix 的 DDR_Sdram中对时钟的电平最大最小值没有要求，因此参考 MicronDDR_Sdram中的时钟要求。由 表（8.1.1）Miron_Ddr_Sdram_时钟最大值要求和表（8.1.1）hynix_ddr_sdram_时钟指标要求得出如下时钟指标：表（8.1.1）CK/CK#_时钟指标提取（探头测试）表（8.1.1）测试说明8.1.2 CK/CK#_信号测试（差分探头测试）【以 HY5DU161622 为例】表（8.

26、1.2）HY5DU161622 时钟指标版本：V1.01第 11 页共 26 页-上图说明：时钟高低电间被测信号：CK/CK#时钟交叉点电平(V)电平最大值(V)电平最小值(V)时钟周期（ns）上升时间下降时间测试函数CrossMaxMinPeriodleve lRise#levelfalllevel测试函数设置/设置电平高电平设置为：1.56V 低电平设置为：0.94V注意：测试之前要进行探头校准，并保存探头校准波形。被测信号时钟交叉点电平(V)电平最大值(V)电平最小值(V)时钟周期（ns）上升时间（ns）下降时间（ns）CK/CK#1.05,1.452.8-0.36,12按照上升下降时间

27、用于选择建立保持时间-上图说明：上升下降时间需要测试。-上图说明：时钟周期指标-上图说明：时钟交叉点电平指标由表（8.1.2）HY5DU161622 时钟指标，得到时钟的信号指标如下：表（8.1.2）CK/CK#_时钟指标提取（差分探头测试）表（8.1.2）测试说明8.8.2. Cpu 端电平测试指标【以 MPC8541（core：300mhz）为例】数据线和 DQS 信号按照 1：1 的比例进Cpu_DC 电平指标试。图（8.2.2）MPC8541_CPU_DC 指标表（8.2.1）MPC8541_CPU_DDR_DC 指标提取Cpu_上冲/下冲指标图（8.2.2）MPC8541_CPU 上

28、冲和下冲指标版本：V1.01第 12 页 共 26 页参数Symbol指标(V)备注High-level input voltageVih1.43，2.8Low-level input voltageVil-0.3,1.07被测信号： CK/CK#高电间低电间电平最大值电平最小值Jitter测试函数widthlevelwidthlevelMaxMinJitterlevel测试函数设置电平设置为 0V，边沿为 pos电平设置为 0V，边沿为 neg/被测信号： CK/CK#高电间低电间电平最大值电平最小值Jitter测试指标0.45,0.5 5TCK0.45,0.5 5TCK3.1V0.7VDD

29、R_SDRAM 的 jitter 指标在JEDEC 指南和 DDR_SDRAM 颗粒的上没有说明。经过sumsang 的技术工程师确认： jitter 一般需要小于 TCK 的 5%！-上图说明：差分探头测得时钟的电平最值按照图（8.2.2）MPC8541_CPU 上冲和下冲指标进行指标提取，得到：表（8.2.2）MPC8541_CPU 上冲和下冲指标提取表（8.2.2）测试说明8.8.3. Ddr_Sdram 端电平测试【以 HY5DU161622 为例】数据信号，DQS，地址信号，信号和命令信号全测。Ddr_Sdram_DC 电平指标表（8.3.1）HY5DU161622 的 DC 电平指

30、标由表（8.3.1）HY5DU161622 的电平指标得出：表（8.3.1）Ddr_Sdram_DC 电平指标提取版本：V1.01第 13 页 共 26 页测试说明当 CE#信号和 WE#信号为高电平，此时的数据线为 CPU 的输入信号，测试此时的数据线电平。指南要求测试软件能严格区分 Ddr_Sdram 读写操作（即：测试软件发起写操作中不参杂读操作， 测试软件发起读操作中不参杂写操作），此项测试就不需要使用 CE#和 WE#作为参考信号，直接点测数据和 DQS 信号。测试方法用 TOP 和 BASE 统计出信号的 DC 值；用 max 和 min 统计出信号的最大最小值；如果上冲超过 2.

31、625V，则卡出 2.625V 处的电平宽度（或调用 widelevel 函数测量），上冲没 有超过 2.625V，则将光标放在 2.625V 处；如果下冲小于-0.3V，则卡出-0.3V 处的电平宽度（或调用widelevel 函数测量），如果下冲大于-0.3V，则将光标放在-0.3V 处；参数指标备注CPU 输入信号上冲上冲：-,3VGVdd=2.5VTsys=10ns2.625V 处的上冲宽度:-, 1 nsCPU 输入信号下冲下冲:-0.7,-V-0.3V 处的下冲宽度: -, 1 nsDdr_Sdram_上冲/下冲指标表（8.3.2）地址和信号的上下冲表（8.3.2）数据和 DQS

32、和 DM 信号的上下冲由表（8.3.2）地址和信号的上下冲 和表（8.3.2）数据和 DQS 和 DM 信号的上下冲得出 HY5DU161622 的上下冲指标如下表：版本：V1.01第 14 页 共 26 页参数Symbol指标(V)备注High-level input voltageVih1.4，2.8/Low-level input voltageVil-0.3,1.1/表（8.3.2）HY5DU161622 的上下冲指标提取表（8.3.2）测试说明8.8.4. Ddr_Sdram 读时序测试【以 MPC8541（Ddr_Sdram_333mhz）为例】【数据信号以 1：2 的比例进读操作

33、 SKEW 测试试】表（8.4）MPC8541_输入时序指标由表（8.4）MPC8541_输入时序指标得到：表（8.4）读时序测试指标提取表（8.4）读时序参数说明版本：V1.01第 15 页 共 26 页Value1DQS 和对应的 DQ 或ECC 的 skew 值。描述要求值(ns)指标说明SKEW0.75(以 MPC8541_DDR_SDRAM_333MHZ 为例)Value1测试说明需要的参考信号为：CE#和 WE#，在 CE#和 WE#信号都为低电平区域，为写操作数据； 在 CE#为低电平区域，为写操作地址， 和命令信号；指南要求测试软件能严格区分 Ddr_Sdram 读写操作（即：

34、测试软件发起写操作中不参杂读操作，测试软件发起读操作中不参杂写操作），此项测试就不需要使用 CE#和 WE#作为参考信号，直接点测被测信号。测试方法用 TOP 和 BASE 统计出信号的 DC 值；用 max 和 min 统计出信号的最大最小值；处的上冲宽度=3ns，超过 2.5V 的电平值=1V，那么上冲的面积为 1.5V-ns；低于 0V 的电平值=1V，那么下冲的面积为 1.5V-ns；用光标卡出尽可能大的 0V 处的下冲宽度（或调用 widelevel 函数测量），低于 0V的电平值为信号的 min 值，由于示波器没有计算面积的函数，因此采用0V 处的下冲宽度x低于 0V 的电平值/2

35、,得到下冲宽度的面积。Ex：0V 处的电平宽度=3ns，用光标卡出尽可能大的2.5V 处的上冲宽度（或调用widelevel 函数测量），超过2.5V 的电平值为信号的 max 值减去 2.5V，由于示波器没有计算面积的函数，因此采用2.5V 处的上冲宽度x超过 2.5V 的电平值/2,得到上冲宽度的面积。Ex：2.5V信号上下冲指标备注地址和信号上冲最大值4.0V下冲最大值-1.5V上冲超过 2.5V 的信号面积小于 4.5V-ns下冲低于 0V 的信号面积小于 4.5V-ns数据 & DQS & DM 信号上冲最大值3.7V下冲最大值-1.2V上冲超过 2.5V 的信号面积小于 2.4V-

36、ns下冲低于 0V 的信号面积小于 2.4V-ns表（8.4）读操作时序测试说明 读操作其他时序测试tRPRE和tRPST的指标测试表（8.5.2）tRPRE 和 tRPST 参数说明HY5DU161622_tRPRE 和 tRPST 指标提取版本：V1.01第 16页 共 26 页参数参数指标备注tRPRE0.9,1.1TCK参数说明三星和现代的没有对 tRPRE 和 tRPST 没有详细的说明，参考 MICRON 的 DDR_SDRAM：tRPRE 为读操作的前导（preamble）的时间宽度。tRPST 为读操作的 postamble 的时间宽度。时序图如下：HY5DU161622_tR

37、PRE 和 tRPST 指标要求如下：测试说明将 DQM 信号向后推 750ps,此时 SKEW 指标由-750ps,750ps调整为0ps,1500ps, 即上面说给指标，采用 SKEW 函数进试。测试方法Hold 函数设置说明：1、 将 DQ 或 ECC 信号用示波器向进行 delay750ps，这样将 hold 指标转化为0,1500ps2、 DQ 或 ECC 高电平跳变电平设置为 VREF+0.31V=1.56V，DQ 或 ECC 高电平跳变电平设置为VREF-0.31=0.94V。DQS 的电平设置为 1.25V。注意测试之前要进行探头校准，并保存探头校准波形。表（8.5.2）tRP

38、RE 和 tRPST 测试说明8.8.5. Ddr_Sdram 写时序测试建立保持时间测试【以 HY5DU161622 为例】数据和地址信号以 1：2 的比例进试，和命令信号全部测试。表（8.5.1）HY5DU161622 地址和信号建立保持时间指标表（8.5）HY5DU161622_DQ/DM 信号建立保持时间指标版本：V1.01第 17 页共 26 页Derating 表说明：当 DQ&DM 信号的 slew_rate 小于 0.5V/ns 时，建立时间指标需要按照上图进行改变，保持时间不变。Derating 表说明：当地址和信号的 slew_rate 小于 0.5V/ns 时，建立时间指

39、标需要按照上图进行改变，保持时间不变。1、 当前操作为读操作；2、 一个探头点 DQS；3、 按照上面的时序图，用光标卡出：tRPRE：DQS 的前导（preamble）的时间宽度。tRPST：DQS 的 postamble 的时间宽度。tRPST0.4,0.6TCK表（8.5）写时序测试指标表（8.5）写时序参数说明表（8.5）测试说明版本：V1.01第 18 页 共 26 页测试说明当 CAS#信号为低电平和 WE#信号为高电平之后数据线的信号为 Ddr_Sdram 的输入信号，测试这些数据的相对于时钟的建立保持时间。测试软件要求发起的 Ddr_Sdram 写操作中不包含 Ddr_Sdra

40、m 读操作，那么不需要 CAS#和 WE#作为参考信号，直接点测 DQ/DM 信号和 DQS 信号进行时序测试;直接点测地址/ 信号和时钟信号进行时序测试。测试函数 地址/信号建立保持时间测试1、 测试函数：setup & hold & riselevel（地址/信号）& falllevel（地址/信号）；2、 setup 函数设置：差分时钟的采样电平设置为 0V，地址/信号的采样高电平设置为VREF+0.31=1.56V, 地址/信号的采样低电平设置为 VREF-0.31=0.94V；3、 hold 函数设置：差分时钟的采样电平设置为 0V，地址/信号的采样高电平设置为VREF+0.15=1

41、.4V, 地址/信号的采样低电平设置为 VREF-0.15=1.1V；4、 地址/信号riselevel 和falllevel 设置：高电平设置为VREF+0.31=1.56V，高电平设置为VREF-0.31=0.94V DQ/DM 信号建立保持时间测试1、测试函数：setup & hold & riselevel（DQ/DM 信号）& falllevel（DQ/DM 信号）；2 、setup 函数设置： DQS 的采样电平设置为 1.25V， DQ/DM 信号的采样高电平设置为VREF+0.31=1.56V, 地址/信号的采样低电平设置为 VREF-0.31=0.94V；3 、hold 函数

42、设置： DQS 的采样电平设置为 1.25V， DQ/DM 信号的采样高电平设置为VREF+0.15=1.4V, DQ/DM 信号的采样低电平设置为 VREF-0.15=1.1V；Value1测试地址和信号相对于 CK 上升沿和CK#下降沿交叉点的建立时间；Value2测试地址和信号相对于 CK 上升沿和CK#下降沿交叉点的保持时间；Value3测试 DQ/DM 信号相对于DQS 上升经过VREF 和下降经过 VREF 的建立时间；Value4测试 DQ/DM 信号相对于DQS 上升经过VREF 和下降经过 VREF 的保持时间；描述要求值(ns)(以 HY5DU161622-DDR_SDRA

43、M_333MHZ 为例)指标说明地址和信号建立时间0.8ns（假设：地址和数据的 slew_rate 在 0.5V/NS和 1V/NS 之间）Value1地址和信号保持时间0.8ns（假设：地址和数据的 slew_rate 在 0.5V/NS和 1V/NS 之间）Value2DQ/DM 信号建立时间0.45ns （ 假设： DQ 和 DM 的 slew_rate 大于0.5V/ns）Value3DQ/DM 信号保持时间0.45ns （ 假设： DQ 和 DM 的 slew_rate 大于0.5V/ns）Value4备注：1、 如果地址和 信号的 slew_rate 小于 0.5V/NS，EX：

44、0.45V/ns，对照 derating 表格，在 0.5V/NS 和 0.4V/NS 之间，我们按照 0.4V/NS 的 derating 来计算：即建立时间=0.7+0.05=0.75ns；如果slew_rate 在 0.4V/NS 和 0.3V/NS 之间，我们使用 0.3V/NS 的 derating 来计算，得到建立时间。2、 如果 DQ/DM 信号的slew_rate 小于 0.5V/NS，EX：0.45V/ns，对照 derating 表格，在 0.5V/NS 和 0.4V/NS之间，我们按照 0.4V/NS 的derating 来计算：即建立时间=0.45+0.075=0.52

45、5ns；如果 slew_rate 在0.4V/NS 和 0.3V/NS 之间，我们使用 0.3V/NS 的 derating 来计算，得到建立时间。其他参数测试 TDQSS 测试表（8.5.2）TDQSS 参数说明表（8.5.2）TDQSS 测试说明 tDSS和tDSH版本：V1.01第 19 页 共 26 页4、 当前操作为写操作；5、 使用差分探头点 CK/CK#,一个探头点 CAS#,一个探头点 DQS；6、 用光标卡出：从 CAS 有效的那个差分时钟正跳变到 0 电平与第一个 DQS 正跳变到 VREF 电平的时延。参数说明三星和现代的没有对 TDQSS 没有详细的说明，参考 MICR

46、ON 的 DDR_SDRAM：TDQSS 为写命令到第一个相应的 DQS 上升沿的时间间隔。时序图如下：HY5DU161622_TDQSS 指标要求如下：4、地址/信号 riselevel 和 falllevel 设置：高电平设置为 VREF+0.31=1.56V，高电平设置为VREF-0.31=0.94V表（8.5.2）tDSS 和 tDSH 参数说明表（8.5.2）tDSS 和 tDSH 测试说明 TDQSH 和TDQSL表（8.5.2）TDQSH 和 TDQSL 参数说明版本：V1.0120页 共 26 页第参数说明TDQSH 为写操作中， DQS 高电间，即从 DQS 上升到 VREF

47、，与 DQS 下降到 VREF 的时间间隔。tDSH 为读操作中，DQS 低电间，即从 DQS 下降到 VREF，与 DQS 上升到 VREF 的时间间隔。时序图如下：1、 当前操作为写操作；2、 使用差分探头点 CK/CK#,一个探头点 DQS；3、 用光标卡出：tDSS：从 DQS 下降沿到 VREF，到差分时钟正跳变到 0 电平的时间间隔。tDSH：从差分时钟正跳变到 0 电平，到 DQS 下降沿到 VREF 的时间间隔参数说明三星和现代的没有对 tDSS 和 tDSH 没有详细的说明，参考 MICRON 的 DDR_SDRAM：tDSS 为写操作中， DQS 下降沿到 VREF，到差分

48、时钟正跳变到 0 电平的时间间隔。tDSH 为读操作中，差分时钟正跳变到 0 电平，到 DQS 下降沿到 VREF 的时间间隔。时序图如下：HY5DU161622_tDSS 和 tDSH 指标要求如下：表（8.5.2）TDQSH 和 TDQSL 测试说明tWPST表（8.5.2）tWPST 参数说明版本：V1.01第 21 页 共 26 页参数说明tWPST为写操作中，Write DQS Postamble Time时序图如下：1、 当前操作为写操作；2、 一个探头点 DQS；3、 用光标卡出：TDQSH：从 DQS 上升到 VREF，与 DQS 下降到VREF 的时间间隔。TDQSL：从 D

49、QS 下降到 VREF，与 DQS 上升到VREF 的时间间隔。HY5DU161622_TDQSH 和 TDQSL 指标要求如下：表（8.5.2）tWPST 测试说明8.9.环境要求版本：V1.01第 22 页 共 26 页DDR_SDRAM 测试项环境要求时钟测试1、数量：2 张；2、需要体现出：CPU 的输入时钟测试点靠近 CPU 端，DDR_SDRAM 的输入时钟测试点靠近 DDR_SDRAM 端；3、需要大致体现出示波器上的显示波形。Cpu 端电平测试1、数量：1 张；2、需要体现出：数据信号对应探头的点触位置靠近 CPU 端；3、需要大致体现出示波器上的显示波形。Ddr_Sdram 端电平测试1、数量：1 张；2需要体现出：被测信号和参考信号对应的探头，点触位置靠近近 Ddr_Sdram端；3、需要大致体现出示波器上的显示波形。Ddr_Sdram 读时序测试1、数量：1 张；2、需要体现出：数据信号对应探头的点触位置靠近 CPU 端，参考信号 CE#和 WE#对应探头的点触位置靠近 Ddr_Sdram 端；3、需要大致体现出示波器上的显示波形。Ddr_Sdram 写时序测试1、数