SPI时钟模式的配置

1、SPI时钟模式的配置LOGOYOUR LOGO电话：010 - 0000 0000 网址:www. xxxx com 由Af牛：xxxxxxxxx com 地址：某某广告设计有限公司【SPI基础知识简介】 设备与设备之间通过某种硬件接口通讯，目前存在很多种接口，SPI接口是其 中的一种。SPI中分Master主设备和Slave从设备，数据发送都是由Master控制。个master可以接一个或多个slaveo常见用法是一个Master接一个slave,只需要4根线：SCLK : Serial Clock,（串行）时钟MISO : Master In Slave Out,主设备输入，从设备输出MO

2、SI : Master Out Slave In,主设备输出，从设备输入SS: Slave Select,选中从设备，片选SPI由于接口相对简单（只需要4根线），用途算是比较广泛，主要应用在EEPROM, FLASH,实时时钟，AD转换器，还有数字信号处理器和数字信号 解码器之间。即一个SPI的Master通过SPI与一个从设备，即上述的那些Flash, ADC等， 进行通讯。而主从设备之间通过SPI进行通讯，首先要保证两者之间时钟SCLK要一致， 互相要商量好了，要匹配，否则，就没法正常通讯了，即保证时序上的一致才 可正常讯。而这里的SPI中的时钟和相位，指的就是SCLk时钟的特性，即保证主

3、从设备 两者的时钟的特性一致了，以保证两者可以正常实现SPI通讯。【SPI相关的缩写或说法】先简单说一下，关于SPI中一些常见的说法：SPI的极性Polarity和相位Phase,最常见的写法是CPOL和CPHA,不过也有些其他写法，简单总结如下：(1) CKPOL (Clock Polarity) = CPOL = POL = Polarity =(时钟)极性(2) CKPHA (Clock Phase) = CPHA = PHA = Phase =(时钟)相位(3) SCK二SCLK二SPI 的时钟Edge=边沿，即时钟电平变化的时刻，即上升沿(rising edge)或者下降沿(fall

4、ing edge)对于一个时钟周期内，有两个edge,分别称为：Leading edge=前一个边沿二第一个边沿，对于开始电压是1,那么就是1变成0 的时候，对于开始电压是0,那么就是0变成1的时候；Trailing edge二后一个边沿二第二个边沿，对于开始电压是1,那么就是0变成1 的时候(即在第一次1变成0之后，才可能有后面的0变成1),对于开始电压 是0,那么就是1变成0的时候；本文采用如下用法极性二CPOL相位=CPHASCLK二时钟第一个边沿和第二个边沿SPI的相位和极性】CPOL和CPHA,分别都可以是0或时1,对应的四种组合就是：Mode 0 CPOL=0, CPHA=OMod

5、e 1 CPOL=0, CPHA=1Mode 2 CPOL=1, CPHA=OMode 3 CPOL=1, CPHA=1CPOL极性】先说什么是SCLK时钟的空闲时刻，其就是当SCLK在数发送8个bit比特数据 之前和之后的状态，于此对应的，SCLK在发送数据的时候，就是正常的工作 的时候，有效active的时刻了。先说英文，其精简解释为：Clock Polarity = IDLE state of SCKO再用中文详解：SPI的CPOL,表示当SCLK空闲idle的时候，其电平的值是低电平0还是高电平1 :CPOL=0,时钟空闲idle时候的电平是低电平，所以当SCLK有效的时候，就是 高电

6、平，就是所谓的active-high ；CPOL=1,时钟空闲idle时候的电平是高电平，所以当SCLK有效的时候，就是 低电平，就是所谓的active-low ；CPHA相位】 有效的时刻。相位，对应着数据采样是在第几个边沿(edge),是第一个边沿还是第二个边 沿，0对应着第一个边沿，1对应着第二个边沿。对于：CPHA=O,表示第一个边沿：对于CPOL=0, idle时候的是低电平，第一个边沿就是从低变到高.所以是上升 沿；对于CPOL=1, idle时候的是高电平，第一个边沿就是从高变到低，所以是下降沿；CPHA=1.表示第二个边沿：对于CPOL=0, idle时候的是低电平，第二个边沿

7、就是从高变到低，所以是下降 沿；对于CPOL=1, idle时候的是高电平，第一个边沿就是从低变到高.所以是上升 沿；此处，再多解释一下可能会遇到的CKP和CKE,其是Microchip的PIC系列芯 片中的说法。(1) CKP 是 Clock Polarity Select,就是极性二CPOL :CKP,虽然名字和CPOL不一样，但是都是指时钟相位的选择，定义也样：CKP: Clock Polarity Select bit1 = Idle state for clock (CK) is a high level0 = Idle state for clock (CK) is a low l

8、evel所以不多解释。(2) CKE 是 Clock Edge Select,就是相ft=CPHA :CKE: SPI Clock Edge Select bit1 = Transmit occurs on transition from active to Idle clock state0 = Transmit occurs on transition from Idle to active clock state意思是1=(数据)传输发生在时钟从有效状态转到空闲状态的那一时刻0=(数据)传输发生在时钟从空闲状态转到有效状态的那一时刻其中，数据传输的时刻，即图中标出的“数据transmit

9、传输的时刻”，很明显，该 时刻是一个时钟和下一个时钟之间交界的地方，对应的不论是上升沿还是下降 沿，都与我们前面提到的CPHA=数据采样的时刻，的边沿方向所相反。所以，此处的CKE,正好与CPHA相反。所以，CKP和CKE所对应的取值的含义为：When CKP = 0:CKE=1 => Data transmitted on rising edge of SCKCKE=0 => Data transmitted on falling edge of SCKWhen CKP = 1:CKE=1 => Data transmitted on falling edge of SCK

10、CKE=0 => Data transmitted on rising edge of SCK【如何看懂和记忆CPOL和CPHA所以，关于在其他地方介绍的，看似多么复杂难懂难记忆的CPOL和CPHA, 其实经过上面解释，就肯容易看懂了 ：去看时序图，如果起始的始终SCLK的电平是0,那么CPOL=0.如果是1,那 么 CPOL=1,然后看数据采样时刻，即时序图数据线上的数据那个矩形区域的中间所对应的 位置，对应到上面SCLK时钟的位置，对应着是第一个边沿或是第二个边沿， 即CPHA是0或1。(对应的是上升沿还是还是下降沿，要根据对应的CPOL 的值，才能确定)。即：(1) 如何判断CPO

11、L : SCLK的空闲时候的电压，是0还是1,决定了 CPOL是0还是1 ；(2) 如何判断CPHA :而数据采样时刻对应着的SCLK的电平，是第一个边沿 还是第二个边沿，对应着CPHA为0还是1。SCLK的极性，相位，边沿之间的内在逻辑关系SCLK空闲时刻电压低电平CPOL = 0高电平CPOL = 1数据采样时刻，SCLK的edge是第一个还是第二个第一个边沿CPHA = 0上升沿(开始的电平是低电压0,而第一个边沿，只能是从0变到1,即上升 沿)下降沿 第二个边沿CPHA= 1下降沿上升沿(开始电平是高电平1,第二个边沿，肯定是从低电平0变到高电平1,因为第一个边沿肯定是从高电平1,变到

12、低电平0)【软件中如何设置SPI的极性和相位】SPI分主设备和从设备，两者通过SPI协议通讯。而设置SPI的模式，是从设备的模式.决定了主设备的模式。所以要先去搞懂从设备的SPI是何种模式，然后再将主设备的SPI的模式，设置和从设备相同的模式，即可正常通讯。对于从设备的SPI是什么模式，有两种：(1)固定的，有SPI从设备硬件决定的SPI从设备，具体是什么模式，相关的datasheet中会有描述，需要自己去datasheet中找到相关的描述，即：关于SPI从设备，在空闲的时候，是高电平还是低电平，即决定了 CPOL是0还是1 ；然后再找到关于设备是在上升沿还是下降沿去采样数据，这样就是，在定了

13、CPOL的值的前提下，对应着可以推算出CPHA是0还是1 了。举例1 :CC2500 - Low-Cost Low-Power GHz RF Transceiver 的 datasheet 中 SPI 的时序图 从图中可以看到，最开始的SCLK和结束时候的SCLK,即空闲时刻的 SCLK,是低电平，推导岀CPOL=0,然后可以看到数据采样的时候，即数据最 中间的那一点，对应的是SCLK的第一个边沿，所以CPHA=O (此时对应的是 上升沿)。举例2 :SSD1289 - 240 RGB x 320 TFT LCD Controller Driver 的 datasheet 中提到：USDI i

14、s shifted into 8-bit shift register on every rising edge of SCK in the order of data bit 7, data bit 6data bit 0"意思是，数据是在上升沿采样，所以可以断定是CPOL=0, CPHA=0,或者CPOL=lt CPHA=1的模式，但是至于是哪种模式。按理来说，接下来应该再去确定SCLK空闲时候是高电平还是低电平，用以确 定CPOL是0还是1,但是datasheet中没有提到这点。所以，此处，目前不太确定，是两种模式都支持，还是需要额外找证据却确定 CPOL是0还是1.(2)可配

15、置的，由软件自己设定从设备也是一个SPI控制器，4种模式都支持，此时只要自己设置为某种模式即 可。然后知道了从设备的模式后，再去将SPI主设备的模式，设置为和从设备模式 一样，即可。 对于如何配置SPI的CPOL和CPHA的话，不多细说，多数都是直接去写对应 的SPI控制器中对应寄存器中的CPOL和CPHA那两位，写0或写1即可。举例：此处遇到的C8051F347中的SPI就是一个SPI的controller控制器，即支持软件配置CPOL和CPHA的值，四种模式都支持，此处C8051F347作为SPI从设 备，设置了 CPOL=1, CPHA=O的模式 因此，此处对应主芯片Blackfin F537 中的SPI控制器，作为M