数电期末试卷_第1页
数电期末试卷_第2页
数电期末试卷_第3页
数电期末试卷_第4页
数电期末试卷_第5页
已阅读5页,还剩2页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、数字电路考试试卷一、填空1 .在三变量逻辑函数中,mm5m6=,nM(0,1,234,5,6,7=。2 ?十进制数78的二进制数是,八进制数是;十六进制数是。3?有一个六位D/A转换器,设满刻度输出为6.3伏,当输入数字量为101001时,输出模拟电压为。4 .ROM地址为A0?A77,输出为Y0?Y3,则ROM容量为。二.用卡诺图法化简下列函数为最简与或式。1. F(A,B,C,D尸'm(3,5,8,9,10,12)+'d(0,1,2,13)2. F(A,B,C,D尸(A+B+C+D)(A+B+C+D)(A+B+C+D)(B+C).某组合电路有3个输入逻辑变量A、B、C和一个

2、控制变量Mo当M=1时,A、B、C中有偶数个1,电路输出为1;当M=0时,A、B、C中有奇数个1,电路输出为1。1 .请列出真值表,写出输出函数的最简与或逻辑表达式;2 .用3-8译码器74LS138实现该电路。四.已知JK触发器构成的电路如图所示,设QQi,Q2初态为0,试画出在CP作用下,Q。、Qi、Q2的时序图。JQa>CP1K02五.作出下列两种情况下序列信号检测器的最简状态转换图,凡收到输入序列101时输出就为1131 .规定检测的101序列不重叠;2 .允许检测的101序列重叠。六.下图是由8选1数据选择器和同步4位二进制计数器74161构成的循环序列为1101001左位在前

3、)的序列信号发生器的部分连线图。(1) 试完成该电路的连线;(2) 画出计数器的状态转换图S2S1Q3 Q2 Q1 Q074161LDCP>CPD3D2D1D0Rd1110七.555定时器、计数器和集成施密特电路构成下图所示电路。(1)说明电路各部分的功能。(2) 若集成施密特电路的VDD=10V,R1=100KQ,C1=0.01疔,VT+=6.3V,VT-=2.7V求V1端波形的周期To(3) 74161芯片进位端C与其CP端脉冲的分频比是多少?(4)若R=30KQ,C=0.01疔,求Vo端输出脉宽Tw是多少?(5)画出Vi,74161进位端C和vo的波形。Vcc八.Q3Q2QiQoC

4、LD74161Si6555一一1一.7Da已知下曲升*RoM里存数帆船剧诘间当上升沿沿触发计娄Vw放的CP如图所示时,输出电压应当如何变化?在下面所给坐标图中画出输出波形。(10分)A2A1AcD3D2D1D00001000'001110001011100110111I10000111010001110111011110101DOD1D2D3D/AVref4附:题中所用器件功能表:74138(38译码器):g.GTa.GoYo=G?A2*Ai*AoY7=G*A2*Ai*AoY7Y6Yo74LS138G2G1G0A2A1A074151的功能表和符号如下。(15分)YY功能表输入使能输出S2S1SoEYYXXX1010000DoDo0010D1Di0100D2D20110D3D31000D4_D41010D5D51100D6_D61110D7D774161(四位二进制计数器CPRdS1S2LD功能CX0XXX清零0X1011:保持保持X1X01保持01110r置数1111计数S2Q3Q2Q1QoCIIS174161LD>CPD3D2D1DoRd7555定时器:控制电压阈俏输入触发输入放电端输入输出6243放电管X

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论