数字电路试卷zongjuan

1、数字电路试卷 图1一、单项选择题（将正确答案填入答题栏内。每小题1分，共15分）1、 下列3个数对应的十进制数最大的是（ ）A、308 B、101102 C、001010008421 D、152、已知TTL电路如右图1所示，则输出函数表达式为（   ）   A、B   B、AB   C、A+B   D、A+B图23、右图2所示的电路，输出F的状态是（  ）   A、A     B、A     C、

2、1     D、04、下列表示逻辑函数的方法中，形式不唯一的是（ ） A、真值表 B、卡诺图 C、逻辑图5、逻辑函数化简的结果是（ ） A、唯一的 B、不唯一 C、A和B都不对6、逻辑函数F(A,B,C)=AB+BC+AC的最小项标准式为（  ）   A、F(A,B,C)=m(0,2,4)   B、F(A,B,C)=m(1,5,6,7)   C、F(A,B,C)=m(0,2,3,4)   D、F(A,B,C)=m(2,4,6,7)7、图示卡诺图的标准或与式是（

3、60; ）。（A为权值高位）   A、M(0,1,3,5,7,9)   B、M(0,1,2,5,6,9)   C、M(2,4,6,8,10,11,12,13,14,15)   D、M(3,4,7,8,10,11,12,13,14,15)8、TTL与非门的多余脚悬空等效于（ ） A、1 B、0 C、VCC D、VEE8、能够传输模拟信号的是（ ） A、三态门 B|、OC门 C、CMOS传输门9、可以与总线相接的逻辑门是（ ）A、 OC门 B、OD门 C、CMOS三态门10、可以实现线与逻辑门是（ ） A、OC门 B、

4、三态门 C、传输门11、组合电路（ ） A、有记忆功能 B、没有记忆功能 C、有时有记忆功能，有时没有记忆功能12、以下哪一条不是消除竞争冒险的措施（ ） A、接入滤波电路 B、利用触发器 C、加入选通脉冲 D、修改逻辑设计12、优先编码器的编码（ ） A、是唯一的 B、不是唯一的 C、A和B都不对13、一块数据选择器有三个地址输入端，则它的数据输入端应有（ ） A、3 B、6 C、8 D、114、一个T触发器，在T=1时，来一个时钟脉冲后，则触发器（ ） A、保持原态 B、置0 C、置1 D、翻转15、主从触发器的触发方式是（ ） A、CP=1 B、CP上升沿 C、CP下降沿 D、分两次处理

5、15、一片四位二进制译码器，它的输出函数有（ ） A、1个 B、8个 C、10个 D、16个8、设某函数的表达式F=A+B，若用4选1多路选择器（数据选择器）来设计，则数据端D0D1D2D3的状态是（  ）。（设A为权值高位）   A、0001   B、1110   C、0101   D、10109、设两个四位二进制数A3A2A1A0和B3B2B1B0，问图示电路完成的功能是（  ）   A、两个四位二制数相加   B、两个四位二制数相减 

6、60; C、两个四位二制数大小比较   D、两个四位二制数同比较10、已知电路如(a)图所示，设触发器初态为0，则输出波形为(b)图中的（  ）  11、边沿触发器的触发方式为（ ） A、上升沿触发 B、下降沿触发 C、可以是上升沿触发，也可以是下降沿触发12、能够存储0，1的器件是（ ） A、TTL门 B、CMOS传输门 C、触发器13、时序电路某一时刻的输出状态，与该时刻之前的输入信号（ ） A、有关 B、无关 C、有关无关均可14、构成时序电路，存储电路（ ） A、必不可少 B、可以没有 C、可有可无15、n级触发器构成的环形计数器，其有

7、效循环的状态数据为（ ） A、n个 B、2n个 C、2n-1个 D、2n个16、74LS160十进制计数器它含有的触发器的个数是（ ） A、1个 B、2个 C、4个 D、6个16、ROM电路由地址译码器和存储体构成，若译码器有十个地址输入线，则最多可有（ ）个字 A、10 B、102 C、210 D、10413、静态RAM记忆信息，主要是依靠（  ）   A、节点电容的存贮   B、交叉耦合触发器   C、固定的结构   D、输入电阻14、用户对ROM编程之后，觉得不满意，还要改写，应选（ ） A、固定R

8、OM B、可编程的PROM C、可擦可编程的EPROM14、微分型的单稳电路要求输入脉宽（  ）输出定时脉宽。   A、小于     B、等于     C、大于     D、无关于15、对于大规模集成电路RAM来说，其操作模式为（  ）   A、可读可写   B、可读不能写   C、可以读不能写   D、不能读和写16、施密特非门和一般非门相比（ ） A、前

9、者的抗干扰能力强 B、后者的抗干扰能力强 C、二者的抗干扰能力一样17、555定时器构成的施密特触发器在电源电压为15伏时，其回差电压等于（ ） A、15V B、10V C、5V18、组合型PLA是由（ ）构成 A、与门阵列和或门阵列 B、一个计数器 C、一个或阵列 D、一个寄存器一、选择题（每小题1分，共15分）1八进制数的十六制数是_。A. B. C. D. 2.下列逻辑函数中，与（A+B）(A+C)等价的是_。A. F=AB B.F=A+B C. A+BC D. F= B+C3函数F的卡诺图如图1-1，其最简与或表达式是_。A. B. C. D. ABCD0001111000011110

10、111111图1-1 44:10线译码器，输入信号端有_个。 A. 10 B. 2 C. 3 D.4 5用四选一数据选择器实现函数Y=，应使_。A.D0=D2=0，D1=D3=1 B.D0=D2=1，D1=D3=0C.D0=D1=0，D2=D3=1 D.D0=D1=1，D2=D3=06 图1-2所示的组合逻辑电路，其函数表达式为_。A BABBDDCFC DSRQQ 图1-2 图1-37时序电路中不可缺少的部分为_。A. 组合电路 B. 记忆电路 C. 同步时钟信号 D. 组合电路和记忆电路 8与非门构成的基本RS触发器如图1-3 所示，欲使该触发器保持现态，即，则输入信号应为_。AS=R=0

11、 BS=R=1 CS=1，R=0 DS=0，R=1 9n个触发器构成的计数器中，有效状态最多有_个。A.n B.2n C.2n-1 D. 2n10把一个五进制计数器与一个四进制计数器串联可得到 进制计数器。A.4 B.5 C.9 D.2011.下面不属于简单可编程逻辑器件的是_。AEPROM BPAL CISP DGAL 12下面器件中，_是易失性存储器。A. FLASH B.EPROM C.DRAM D.PROM 13双向数据总线常采用_ 构成。A. 数据分配器 B. 数据选择器 C. 三态门 D. 译码器14FPGA采用逻辑单元阵列结构，由三个基本模块阵列组成。_是系统的核心。A. 可组态

12、逻辑块 B. 通用逻辑块C. 可编程互连连线 D. 可编程互连连线15数字系统的初步设计通常指_。A.设计控制器 B.设计ASM 图 C. 子系统的设计 D.子系统的划分一、选择题（每小题1分，共15分）1.八进制数(573.7)8的十六进制数是_。A.(17C.7)16 B.( 17C.E)16 C. (17B.7)16 D. (17B.5)16 2.与最小项相邻的逻辑最小项有_个。A. 1 B. 2 C. 4 D.153.函数F(ABCD)=m(0,2,8,10,13,15)，它的最简与或表达式F=_。A. B. C. D. 4._ 电路在任何时刻只能有一个输入端有效。A.普通二进制编码器

13、 B.优先编码器 C.七段显示译码器 D. 二进制译码器5.能实现从多个输入端中选出一路作为输出的电路称为_。A.触发器 B.计数器 C.数据选择器 D.译码器6.八路数据选择器如图1-1所示，该电路所实现的逻辑函数是_。A BC D 图1-17.下列触发器中，没有约束条件的是_。A基本RS触发器 B.主从RS触发器 C.钟控RS触发器 D.边沿D触发器8.若将D触发器的D端连在端上，经100个脉冲作用后，它的次态，则现态应为_。A=0 B. =1 C.与现态无关 D.以上都不对9.用反馈移位寄存器产生11101000序列，至少需要_个触发器。A2 B3 C4 D810.某时序逻辑电路的波形如

14、图1-2所示，由此判定该电路是_。 A. 二进制计数器 B. 十进制计数器 C. 移位寄存器 D. 以上均不是图1-2 11.以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最高的是_。A B. C闪速存储器 D 12.一个ROM其共有10根地址线，8根位线（数据输出线），则其存储容量为_。A10×8 B102×8 C10×82 D210×813.可编程逻辑器件PLD，其内部均由与阵列和或阵列组成。其中，不是与阵列可编程的器件有_。A. ROM B.PLAC. PAL D.GAL14.使用PROM和FPLA实现组合逻辑时，要将逻

15、辑表达式分别写成_。A. 最小项之和、最小项之和 B. 最简与-或式、最简与-或式C. 最简与-或式、最小项之和 D.最小项之和、最简与-或式15.数字系统中使用通用寄存器的目的是_。A保存更多的数据 B减少访问存储器，提高运行速度 C保存状态信号 D保存控制信号1.(9)10的余3码是_。A1011 B1010 C1100 D10012.最小项的逻辑相邻项是_。AABCD B. C. D. 3.测得某逻辑门输入A、B和输出F的波形如下图1-1，则F(A，B)的表达式是_。A.F=AB B.F=A+B C. D.4.一位全加器（FA）的输入信号是_；输出信号是_。A，；， B，；， C1，1，

16、1；， D0，0，0；，5.8:3线优先编码器（74LS148）中，8条数据输入线同时有效时，优先级最高为线，则输出线的值应是_。A 000 B010 C101 D1116.组合逻辑电路消除竞争冒险的方法有_。A.修改逻辑设计 B.在输出端接入滤波电容C.后级加缓冲电路 D.屏蔽输入信号的尖峰干扰7.Moore和Mealy型时序电路的本质区别是_。A.没有输入变量 B.当时的输出只和当时电路的状态有关，和当时的输入无关 C.没有输出变量 D. 当时的输出只和当时的输入有关，和当时的电路状态无关8. 8位移位寄存器，串行输入时经 个脉冲后，8位数码全部移入寄存器中。A.1 B.2 C.4 D.8

17、9.对于JK触发器（特性方程），若J=K，则可完成 触发器的逻辑功能。A.RS B.D C.T D.T10.采用对称双地址结构寻址的10241的存储矩阵有_。A10行10列 B5行5列 C32行32列 D1024行1024列 11.FLASH是指_。A闪速存储器 B一次可编程只读存储器 C光擦可编程只读存储器 D掩模式只读存储器12.用若干RAM实现位扩展时，其方法是将_相应的并联在一起。A地址线 B数据线 C片选信号线 D读/写线13.若一块线路板上装有多块ISP器件，可对它们总的安排_接口即可。A2个 B多个 Cn+1个 D1个14.用PLA进行逻辑设计时，应将逻辑函数表达式变换成_。A.

18、异或表达式 B.与非表达式C.最简“与或”表达式 D.标准“或与”表达式15.数字系统是指_。A计数器 B逻辑子系统的集合物 C寄存器 D加法器二、判断题1、高电平用逻辑1表示，低电平用逻辑0表示是负逻辑（ ）。2、若两个逻辑式相等，它们的对偶式不一定相等（ ）。3、传输延迟时间短的逻辑门的工作速度就一定快的说法是（ ）。4、译码是编码的逆过程。编码是唯一的，译码也一定是唯一的说法是（ ）。5、触发器有两个稳定状态，一个是现态，另一个是次态的说法是（ ）。6、寄存器能够长期存储二值代码的说法是（ ）。7、并形加法器、数值比较器、算术逻辑单元属组合电路的说法是（ ）。8、随机存取存储器可以一次写

19、几个字，字的位数也是随意的说法是（ ）。9、RAM的位扩展和字扩展可以同时进行的说法是（ ）。10、多谐振荡器的输出没有稳定状态，而且输出脉冲波形为矩形波的说法是（ ）。11、多谐振荡器不用触发信号就能产生矩形波的说法是（ ）。二、填空题（每小题2分，共18分）1布尔代数的基本规则有代入规则，_和对偶规则。2用卡诺图法化简逻辑函数比布尔代数法更容易得到最简的逻辑函数表达式，缺点是_受一定的限制。3数据分配器是一种单路输入，_输出的逻辑构件。4组合逻辑电路在结构上不存在输出到输入的_，且电路的输出与_输入状态无关。5某移位寄存器的时钟脉冲频率为100KHz，欲将存放在该寄存器中的数左移8位，完成

20、该操作需要_时间。6采用一对一法进行状态编码时，10个状态需要用_个触发器实现。7RAM和ROM有三组信号线，它们是地址线，控制线，_。8ispLSI 1032的I/O单元工作于输出状态时，其中有输出缓冲，_和_。9控制器的控制过程可以用_图表示出来，它能和实现它的硬件很好地对应起来1. 最基本的三种逻辑运算是_。2. 利用吸收法AABA，FABABCD（EF）的简化表达式为_。3. 编码器的逻辑功能是对处理的输入信号赋予_，它实现一对多译码。4. 根据已知组合逻辑电路图，找出其输入与输出关系，确定在什么样的输入取值组合下，对应的输出为1，这种过程称为_。5. 时序电路的描述方程通常有输出方程

21、、_方程和激励方程。6. 同步时序逻辑电路按其输入与输出的关系不同，分为_和_两类。7. RAM的存储矩阵有64行，64列，其存储容量为_个存储元。8. PLD称为_，它是有与阵列和_组成的可编程阵列组成。9. 数字系统由_、逻辑系统和_三大部分组成。1. 同一个逻辑门电路，如果在正逻辑定义下实现“与非”功能，那么在负逻辑定义下实现_功能。2. 利用并项法AA1，ABCABC的简化表达式为_。3. 七段译码驱动器用于显示十个阿拉伯数字09，数码管可采用_电路或_电路。4. 数据选择器是一种_输入，单路输出的逻辑构件。5. D触发器的次态方程是Qn+1 _。6. 时序电路的描述方程通常有输出方程

22、、状态方程和_方程。7. 常用的寄存器存储部件有寄存器堆，_和_。8. 一个5变量的与阵列， 列线是_条，一个与门的输入线是_条，最多有_个编程点。9. 由顶向下的设计过程，实际上是把_划分成若干个分任务的过程。三、简答题（每小题2分，共6分）1、因为D触发器的特性方程Qn+1=D，所以说任何时刻Q和D的状态都相同是否正确？为什么？2、试说明能否将与非门、或非门、异或门当做反相器使用？如果可以，各输入端应如何连接？3、试比较TTL电路CMOS电路的优、缺点。4、什么叫竞争冒险现象？当门电路的两个输入端同时向相反的逻辑状态转换时（即一个从0变成1，另一个从1变成0），输出端是否一定有干扰脉冲产生？5、试述施密特触发器的工作特点和主要用途？6、试说明单稳态触发器的工作特点和主要用途？四、分析题（共9小题，合计43分） 1、电路如图所示，DA、DB均为硅二极管，其导通压降为0.7V，在下列几种情况下，用内阻为20k/V的万用表测B点和Y点的电压，试问各应多少伏？（5分）（1）A端接0.3V，B端悬空；（2）A端接2k，B端接3V。2、试写出