实验三74ls139译码器实验_第1页
实验三74ls139译码器实验_第2页
实验三74ls139译码器实验_第3页
实验三74ls139译码器实验_第4页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、实验三 译码器实验一、实验目的1、掌握中规模集成电路译码器的工作原理及逻辑功能。2、学习译码器的灵活应用。二、实验设备1、SAC-DS4数字逻辑电路实验箱 1个2、74LS138 3-8线译码器 2片3、74LS20 双四输入与非门 1片三、实验内容与步骤（一）测试74LS139的逻辑功能。 图1 74LS139集成电路引脚图实验步骤：1） 接线：按图1的引脚接线,测试单个24译码器的功能（只接74LS139芯片中的一个译码器），1B、1A 、1E输入端接逻辑电平信号，1Y0、1Y1 、1Y2 、1Y3输出端接指示灯。 ）测试：当E=1时，看四个输出信号的逻辑电平是否全“1”。当E=0时，24

2、译码器进入正常工作状态，给1B、1A选择信号端加不同组合逻辑电平，观察输出端1Y0、1Y1 、1Y2 、1Y3所接指示灯的变化，灯亮表示“1”电平，不亮表示“0”电平，请将观测的最后结果记录如下表。表1 24译码器逻辑功能表 输 入 输 出 E B AY0 Y1 Y2 Y3输出逻辑关系式 1 0 0 0 0 0 1 0 1 0 0 1 1 3)利用74LS139译码器实现“同或”门电路Y如下图2所示连接电路，将实验结果填入表中，验证其逻辑关系。是否符合“同或”逻辑门电路的逻辑关系。图2 用74LS139译码器实现“同或”逻辑门电路接线图和真值4).利用74LS139译码器实现“异或”门电路 Y

3、如下图3所示连接电路，将实验结果填入表中，验证其逻辑关系。是否符合“异或”逻辑门电路的逻辑关系。 Y 图3 用74LS139译码器实现“异或”逻辑门电路接线图和真值二、用74LS139集成电路将24译码器扩展成38译码器。1)接线：扩展的38译码器逻辑电路如图34所示。按图34连线，A 、B 、C输入端接实验板电平信号，Y0 Y7接到指示灯。 图4 用74LS139集成电路将24译码器扩展成38译码器电路图2).测试：按真值表4给扩展的38译码器输入端送入不同组合的逻辑电平，将输出端显示的逻辑电平填入表中，灯亮表示“1”电平，灯灭表示“0”电平。 表4 38译码器真值表输 入 输 出C B A

4、 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 13). 写出38译码器输出逻辑关系式： Y0= Y1= Y2= Y3= Y4= Y5= Y6= Y7= 4).利用38译码器实现3输入多数表决器。要求3个输入A、B、C中有2个和3个为1时，输出Y为高电平，否则Y为低电平。根据3输入多数表决器的要求，可以有两种方案来实现。a.采用“与非”门来实现。图5 多数表决器 表5从38译码器输出逻辑关系式可以得到表决器的输出为：Y=如图5所示，根据不同的输入值获得相应的Y把结果记录如下表5b.采用“或”门来实现，从38译码器输出逻辑关系式可以得到表决器的输出为： Y=写出函数的标准与或表达式，并变换为与非-与非形

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论