第10章时序逻辑电路

1、第10章时序逻辑电路图10.1.1 时序电路的结构示意图10.1.1 10.1.1 时序逻辑电路概述时序逻辑电路概述 按逻辑功能计数器、寄存器、移位寄存器等 按电路中触发器状态变化是否同步 同步时序电路和异步时序电路 按电路输出信号特点 Mealy型：输出信号输出不仅与现态有关，而且还决定于电路的输入 ；Moore型：输出信号仅决定于电路的现态 。 2. 2. 时序逻辑电路分类时序逻辑电路分类10.1.2 10.1.2 时序逻辑电路分析方法时序逻辑电路分析方法时序电路的分析步骤时序电路的分析步骤 ：1、写方程式。、写方程式。 时钟方程、输出方程、驱动方程。时钟方程、输出方程、驱动方程。2、求状

2、态方程、求状态方程 。3、进行计算。、进行计算。4、画状态图或列状态表、画时序图、画状态图或列状态表、画时序图5、电路功能说明、电路功能说明例例10.1.1 10.1.1 试分析下图时序电路。试分析下图时序电路。 1J C1 1K 1J C1 1K 1J C1 1K Y & FF0 FF1 FF2 CP Q0 Q0 Q1 Q1 Q2 Q2 1 & & & & 解：解：1 1、写方程式写方程式CPCPCPCP210（1）时钟方程图中所示是一个同步时序电路。对于同步时序电路，因为各个触发器的时钟信号相同，时钟方程一般可以省去不写。10.1.2 10.1.2

3、时序逻辑电路分析方法时序逻辑电路分析方法（2）求输出方程： nnnQQQY012电路属Moore型，其输出仅与电路的现态有关。 （3）求驱动方程： 10J10KnnQQJ021nnQQK021nnQQJ012nnQQK01210.1.2 10.1.2 时序逻辑电路分析方法时序逻辑电路分析方法2、求状态方程、求状态方程 触发器的特性方程： 将驱动方程代入到特性方程中，即可得：nnnQKQJQ1nnnnQQKQJQ0000010nnnnnnnnnQQQQQQQKQJQ102102111111nnnnnnnnnQQQQQQQKQJQ2012012222123、进行计算、进行计算 假设电路现态的值，求

4、次态以及输出。 现态现态次态次态输出输出00000100010100010011001110001001010101000111011101111100nQ2nQ1nQ012nQ11nQ10nQY10.1.2 10.1.2 时序逻辑电路分析方法时序逻辑电路分析方法4、画状态图与时序图、画状态图与时序图5、电路功能说明、电路功能说明 由状态图可以看出，此电路在正常工作时，是一个六进制加法计数器。 有效状态、有效循环、无效状态、无效循环、能自启动和不能自启动的概念 10.1.2 10.1.2 时序逻辑电路分析方法时序逻辑电路分析方法10.2 寄存器寄存器概念：概念： 把二进制数据暂时存储起来的操作

5、叫做寄存。具有寄存功能的电路称为寄存器。寄存器是由具有存储功能的触发器组合起来的，存放n位二进制代码的寄存器需用n个触发器来构成。分类：分类： 按所用开关元件分，可分为TTL寄存器和CMOS寄存器。 按功能差别分，可分为数码寄存器和移位寄存器。移位方式：移位方式： 数码寄存器数据只能并入并出。 移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据还可以并入并出、串入串出、并入串出和串入并出四种移位方式。D11DC1Q0 Q0D0FF01DC1Q1 Q1FF11DC1Q2 Q2D2FF21DC1Q3 Q3D3FF3CP 无论寄存器中原来的内容是什么，只要送数控制时钟脉冲CP 上升沿到来

6、，加在并行数据输入端的数据 D0D3 ，就立即被送入进寄存器中，即有： 012310111213DDDDQQQQnnnn1 1、单拍工作方式基本寄存器、单拍工作方式基本寄存器 数码寄存器数码寄存器2 2、双拍工作方式基本寄存器、双拍工作方式基本寄存器CPD11DC1Q0 Q0D0FF01DC1Q1 Q1FF11DC1Q2 Q2D2FF21DC1Q3 Q3D3FF3CRRDRDRDRD（1）清零。CR=0，异步清零。即有：（2）送数。CR=1时，上升沿送数。即有（3）保持。在CR=1、上升沿以外时间，寄存器内容将保持不变。00000123nnnnQQQQ012310111213DDDDQQQQn

7、nnn该电路的整个过程是分两步进行的，所以称为双拍接收方式。 数码寄存器数码寄存器并行输出1D C1 R1D C1 R 1D C1 R 1D C1 RFF3串行输出FF2FF1FF0RD串行输入DQ3Q1 Q2 Q0 CP 移位寄存器移位寄存器1、左移移位寄存器、左移移位寄存器右移移位寄存器与左移不同的是数码移入寄存器的顺序是先低位后高位。设输入数据1011，移位情况见下表。3Q2Q1Q0QCP移位脉冲移位脉冲D输入数码输入数码01000011100020110031011041011并行输出并行输出1011 移位寄存器移位寄存器2、右移移位寄存器、右移移位寄存器3、双向移位寄存器、双向移位寄

8、存器当 时： ， ， ， ；当 时： ， ， ， 。 1XSRnDQ10nnQQ011nnQQ112nnQQ2130XnnQQ110nnQQ211nnQQ312SLnDQ131X0X显然，可以看出：当 时右移，当 时左移。 移位寄存器移位寄存器(a ) 引 脚 排 列 图 1 6 1 5 1 4 1 3 1 2 1 1 1 0 97 4 L S 1 9 4 1 2 3 4 5 6 7 8VC C Q0 Q1 Q2 Q3 C P M1 M0C R DS R D0 D1 D2 D3 DS L G N D M1 M0 DS L 7 4 L S 1 9 4 Q0 Q1 Q2 Q3(b ) 逻 辑 功

9、能 示 意 图 D0 D1 D2 D3 C R C P DS R4、集成双向移位寄存器、集成双向移位寄存器 74LS194是 4位双向移位寄存器。 是清零端； 、 是工作状态控制端； 和 分别是右移和左移串行数据输入端； 是并行数据输入端； 是并行数据输出端； 是移位时钟。CR0M1MSRDSLD0D3D0Q3QCP (b ) 引 脚 排 列 图 1 6 1 5 1 4 1 3 1 2 1 1 1 0 9 7 4 L S 1 9 4 1 2 3 4 5 6 7 8 VC C Q0 Q1 Q2 Q3 C P M1 M0 C R DS R D0 D1 D2 D3 DS L G N D M1 M0

10、DS L 7 4 L S 1 9 4 Q0 Q1 Q2 Q3 (a ) 逻 辑 功 能 示 意 图 D0 D1 D2 D3 C R C P DS R 移位寄存器移位寄存器 移位寄存器移位寄存器74LS194功能表10.3 计数器计数器 10.3.1 计数器分类计数器分类 1、按计数长度分 二进制计数器、十进制计数器和 进制计数器三种。 除了二进制和十进制计数器外其它进制的计数器都称为 进制计数器。例如， 时的24进制计数器， 时的60进制计数器。 2、按计数方式分 加法计数器、减法计数器和可逆计数器三种。3、按计数器中触发器翻转是否同步分 同步计数器和异步计数器。构成计数器的触发器如是同一个C

11、P脉冲则称同步计数器，否则为异步计数器。4、按计数器中使用的开关元件分 TTL计数器和CMOS计数器N24N60NN10.3.2 集成计数器集成计数器集成4位二进制同步加法计数器74LS161 7 4 L S 1 6 1 Q0 Q1 Q2 Q3 (b ) 逻 辑 功 能 示 意 图 (a ) 引 脚 排 列 图 1 6 1 5 1 4 1 3 1 2 1 1 1 0 9 7 4 L S 1 6 1 1 2 3 4 5 6 7 8 VC C C O Q0 Q1 Q2 Q3 C TT L D C R C P D0 D1 D2 D3 C TP G N D C R D0 D1 D2 D3 C TT C

12、 TP C P C O L D 7 4 L S 1 6 1 Q0 Q1 Q2 Q3 (b ) 逻 辑 功 能 示 意 图 (a ) 引 脚 排 列 图 1 6 1 5 1 4 1 3 1 2 1 1 1 0 9 7 4 L S 1 6 1 1 2 3 4 5 6 7 8 VC C C O Q0 Q1 Q2 Q3 C TT L D C R C P D0 D1 D2 D3 C TP G N D C R D0 D1 D2 D3 C TT C TP C P C O L D 在74LS161中， 是输入计数脉冲； 是清零端； 是置数控制端； 和 是两个计数器工作状态控制端； 是并行输入数据端； 是进位信

13、号输出端； 是计数器状态输出端。 CPCRLDPCTTCT0D3DCO0Q3Q1. 1. 集成二进制计数器集成二进制计数器74LS161具有以下功能：具有以下功能：（1）异步清零 （2）同步置数 （3）二进制同步加法计数（4）保持74LS161功能表功能表10.3.2 集成计数器集成计数器 2. 集成十进制异步计数器集成十进制异步计数器 74LS90是一种典型的集成异步计数器，可实现二-五-十进制计数。74LS90没有专门的进位输出端，当多片74LS90级联需要进位信号时，可直接从Q3 端引出。 10.3.2 集成计数器集成计数器 74LS90具有以下功能：具有以下功能：（1）异步清零（2）异

14、步置数（3）十进制异步加法计数 （二-五-十进制）10.3.2 集成计数器集成计数器 (1) (1) 用同步清零端或置数端归零构成进制计数器主要步骤a、写出状态 的二进制代码；b、求归零逻辑同步清零端或置数控制端信号的逻辑表达式；c、画连线图。1NS10.3.2 集成计数器集成计数器3. 利用集成计数器构成利用集成计数器构成N进制计数器进制计数器例10.3.1 试用74LS161同步置数端构成十一进制计数器。 解：解：1、写出状态 的二进制代码。1NS1010101111SSSN10.3.2 集成计数器集成计数器 2、求归零逻辑nnQQLD13 3、画连线图（2）用异步清零端或置数端构成进制计

15、数器主要步骤a、写出状态 的二进制代码；b、求归零逻辑求异步清零端或置数控制端信号的逻辑表达式；c、画连线图。NS例10.3.2 利用74LS161异步清零端构成一个十一进制计数器。 解：解：1、写出状态 的二进制代码。101111 SSNNS10.3.2 集成计数器集成计数器2、求归零逻辑 3、画连线图。nnnQQQCR01310.3.2 集成计数器集成计数器 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP & 1 1 74LS161 4. 集成计数器的级联把一个N1进制计数器和一个N2进制计数器串联起来，可以构成N进制计数器。 N= N1N2

16、10.3.2 集成计数器集成计数器（1）两片74LS90级联构成的100进制（2位十进制）计数器。异步计数器一般没有专门的进位信号输出端，通常可以用本级的高位输出信号驱动下一级计数器计数。 Q0 Q1 Q2 Q3 S9A S9B R0A R0B CP1 CP CP0 74LS90(个位) N1=10 CP1 Q3 Q4 Q5 Q6 S9A S9B R0A R0B CP0 74LS90(十位) N2=10 10.3.2 集成计数器集成计数器（2）两片74LS90级联构成82进制计数器 （3）两片74LS161构成的132进制计数器 CO0 LD CR Q0 Q1 Q2 Q3 CTT0 CTP0

17、CP 1 74LS161（个位） 1 CO1 LD CR Q4 Q5 Q6 Q7 74LS161（十位） 1 D0 D1 D2 D3 D0 D1 D2 D3 CTT1 CTP1 CP & CP1 Q0 Q1 Q2 Q3 CP1 CP CP0 74LS90(个位) Q4 Q5 Q6 Q7 CP0 74LS90(十位) S9A S9B R0A R0B S9A S9B R0A R0B & 10.4 555定时器及其应用定时器及其应用10.4.1 55510.4.1 555定时器的结构和工作原理定时器的结构和工作原理1.1.电路组成电路组成（a）555定时器内部结构 （b）555定时器

18、引脚图 2. 2. 基本功能基本功能DRTHUTRUCC32VCC31VCC32VCC31VCC32VCC31V高电平触发端低电平触发端输入输入输出输出（4脚） （6脚） (2脚)输出端（3脚）T的导通状态00导通10导通1不变不变11截止10.4.1 55510.4.1 555定时器的结构和工作原理定时器的结构和工作原理10.4.2 555定时器的应用定时器的应用1. 用用555定时器组成的施密特触发器定时器组成的施密特触发器 正向阈值电压：正向阈值电压：在输入信号上升的过程中，当其电平增大到UT+时，输出由低电平跳变到高电平，即电路由一个稳态转换到另一个稳态，这一转换时刻的输入信号电平。

19、负向阈值电压：负向阈值电压：在输入信号下降的过程中，当其电平减小到UT-时，电路又会自动翻转回原来的状态，输出由高电平跳变到低电平，这一时刻的输入信号电平。 回差电压回差电压UT：-TTTUUU 10.4.2 555定时器的应用定时器的应用10.4.2 555定时器的应用定时器的应用施密特触发器的应用施密特触发器的应用（1）波形变换将正弦波、三角波变换成矩形波，如右图所示。uiuiuouo（2）波形整形uiuouo（3）幅度鉴别uiuo2. 用用555定时器组成的多谐振荡器定时器组成的多谐振荡器 多谐振荡器是一种自激振荡电路，也称无稳态触发器。它没有稳定状态，也不需要外加触发脉冲。当电路接好之后，只要接通电源，在其输出端便可获得一定频率和幅值的矩形脉冲或方波。由于矩形脉冲中除了基波外还含有极丰富的高次谐波，故称之多谐振荡器。电路中R1、R2、C是外接定时元件。（a）多谐振荡器 (1) 典型多谐振荡器典型多谐振荡器工作原理工作原理10.4.2 555定时器的应用